一種低相位噪聲壓控振蕩器的設計*

許 奔，丁 慶，王 鑫，馮軍正，吳光勝

（華訊方舟科技有限公司，廣東 深圳 518101）

0 引 言

VCO是收發(fā)機中關鍵的模塊之一，它用來作為收發(fā)機的本地振蕩器來下變頻，其性能的好壞，能直接影響收發(fā)機的性能[1]。近幾年來，許多設計技術用來改善VCO的相位噪聲性能。然而，CMOS工藝中片上螺旋電感固有的較低品質(zhì)因數(shù)仍然限制了VCO的性能。因此將多種改善VCO相位噪聲性能的技術手段綜合應用，以實現(xiàn)較低相位噪聲性能是行之有效的方法。

本文采用開關偏置電流源和源極電容耦合技術來有效降低VCO的相位噪聲。該VCO已通過標準0.18 um 1P6M RF CMOS工藝流片測試驗證。結果表明，在電源電壓1.8 V下，測得輸出頻率范圍為2.435～2.771 GHz。當控制電壓接地時，測得低頻偏處相位噪聲為-94.55 dBc/Hz@10 kHz。在整個頻率范圍內(nèi)，測得相位噪聲變化范圍為-123.7～-127.5 dBc/Hz@1 MHz。

1 理論分析

在CMOS VCO的設計中，常見有3種結構：僅PMOS交叉耦合對結構、僅NMOS交叉耦合對結構、CMOS交叉耦合對結構?；パa交叉耦合對結構較為流行，主要是由于在相同電流消耗情況下，由于互補結構能夠提高更大的跨導，產(chǎn)生的振蕩幅度也較大，意味著該結構的相位噪聲也較優(yōu)[2]。而且互補差分結構中，輸出信號限制在0到VDD之間，使得MOS器件能更安全穩(wěn)定工作；輸出波形的中間電平在VDD/2附近，能最大化輸出電壓擺幅。這些都有利于相位噪聲性能的優(yōu)化。

在LC VCO結構中，噪聲源主要有：諧振回路、交叉耦合對管、尾電流源。諧振回路主要取決于片上無源器件的品質(zhì)因數(shù)。在標準CMOS工藝中，對片上螺旋電感進行優(yōu)化、建模、流片驗證需要較長的周期，因此一般設計過程中，往往采用制造廠商提供的元器件，這樣仿真過程中，器件的模型文件也能準確反映實際情況，有利于提高芯片流片的成功率。因此在設計諧振回路時，根據(jù)設計指標如輸出中心頻率、輸出頻率范圍合理選擇片上螺旋電感和變?nèi)莨?。交叉耦合對管是用來提供負阻來補償諧振回路的損耗，使得電路能持續(xù)正常工作。為了保證起振，負阻通常選擇損耗電阻的2～3倍。因此對于交叉耦合對管而言，優(yōu)化的方法是在保證負阻不變的前提下，微調(diào)交叉耦合對管的溝道長度和寬度，選取性能最佳值[3]。但是這往往也需要多次驗證并且不同的工藝變化趨勢也不盡相同。所以在設計過程中普遍選擇是取工藝允許的最短溝道長度。

因此能夠?qū)﹄娐愤M行改造，優(yōu)化電路性能的，便集中在尾電流結構的優(yōu)化上。尾電流晶體管中的噪聲（主要是低頻閃爍噪聲和二次諧波處的噪聲）通過變頻轉(zhuǎn)換進入諧振回路，從而產(chǎn)生相位噪聲。

根據(jù)文獻[4]可知，晶體管的低頻閃爍噪聲產(chǎn)生的主要物理機理是晶體管中Si-SiO2界面存在陷阱，載流子被陷阱捕捉和釋放會導致晶體管電導的變化，從而產(chǎn)生噪聲。載流子的捕捉和釋放具有長期記憶特性，因此產(chǎn)生的噪聲處于低頻處。而且噪聲的大小通常與晶體管柵極偏置電壓相關。實驗表明工作在三極管區(qū)的晶體管產(chǎn)生的噪聲比工作在飽和區(qū)的晶體管要小。開關偏置晶體管技術就是在偏置晶體管的柵極設置周期變化的控制信號，強制晶體管中陷阱捕捉和釋放載流子具有相應的高頻特性，從而降低低頻處的閃爍噪聲。若尾電流管的柵極偏置電壓具有諧振頻率的特性，則尾電流管中的低頻處閃爍噪聲降低，而諧振頻率基頻處增加。在VCO尾電流頻率轉(zhuǎn)換過程中，尾電流中基頻部分的能量被轉(zhuǎn)換到直流和二次諧波處，經(jīng)過LC諧振回路的濾波，對VCO輸出相位噪聲的影響可以忽略。

我們知道，采用較大尺寸的電流管，其漏源的過驅(qū)動電壓較小，增大了輸出電壓的擺幅，有利于獲得最可能低的相位噪聲，且較大尺寸的晶體管產(chǎn)生的閃爍噪聲也較低[5]。因此尾電流管可以采用較大尺寸的晶體管。但是這會在交叉耦合對管的源端引入較大的寄生電容，一方面降低了諧振回路的有載品質(zhì)因數(shù)，另一方面又增加了頻率變換增益，反而會引起VCO輸出相位噪聲惡化。當然，插入噪聲濾波器是有效的技術[6]，可以較好地解決這個矛盾。只是該技術有兩個缺陷：需要額外一個片上電感，增大了芯片面積；插入的LC濾波器具有窄帶特性，若要實現(xiàn)寬帶濾波就需要電容陣列技術來輔助，增加了電路調(diào)節(jié)難度。

考慮到采用了開關偏置尾電流技術基礎上，可以通過在交叉耦合對管源端串接一個電容，消除共模結點，也就消除了變頻轉(zhuǎn)換增益，能在較寬的頻帶范圍內(nèi)實現(xiàn)相位噪聲的改善。直觀理解，選擇合適的電容，對于低頻噪聲信號而言，電容呈現(xiàn)高阻態(tài)，而對于高頻信號而言則表現(xiàn)為低阻通路[7]。

2 電路設計

如圖1所示為本文提出的電路原理圖。諧振回路由電感L、變?nèi)莨蹸var及固定電容Cfix組成；M1～M4構成LC VCO的核心電路，形成互補交叉耦合對結構；M5、M6為開關偏置的尾電流源，它們的柵分別被Vout+和Vout-控制；相應的，M7、M8為開關偏置的頂電流源，它們的柵分別被Vout+和Vout-控制；電容Cs分別嵌入在交叉耦合對管的源端，形成源極耦合電容結構。輸出緩沖器由開漏的NMOS管M9和M10實現(xiàn)，在測試PCB上利用貼片電感和電容構成Bias-T的測試結構與測試設備相連。

諧振電路的品質(zhì)因數(shù)主要取決于電感的Q值，因此選取片上螺旋電感時，以Q值為判定標準。電感采用八邊形螺旋電感結構，電感值為1.52 nH，在2.5 GHz附近的Q值為18.9。變?nèi)莨懿捎美鄯e型MOS變?nèi)莨?，增加固定電容有兩個作用，一是設計時調(diào)節(jié)VCO輸出的中心頻率，二是增加了諧振回路中電容的等效品質(zhì)因數(shù)。

圖1 所提VCO電路原理

3 測試結果

該VCO采用標準0.18 um 1P6M RF CMOS工藝流片驗證，圖2為芯片的顯微照片，面積為0.6 mm×0.9 mm。電源電壓為1.8 V，當控制電壓從0V到1.8 V時，輸出頻率范圍為2.423～2.764 GHz。圖3為VCO的相位噪聲頻譜圖，測試儀器采用Agilent的E4448A頻譜分析儀，在頻偏10 KHz時測得的相位噪聲為-94.55 dBc/Hz，在頻偏1 MHz時，相位噪聲為-127.24 dBc/Hz。可見，開關偏置電流源和源極電容耦合技術，能改善VCO的相位噪聲性能，特別是抑制了低頻偏處閃爍噪聲引起的相位噪聲。圖4為該VCO的輸出頻率特性曲線及1 MHz頻偏處的相位噪聲，在整個輸出頻率范圍內(nèi)，相位噪聲在-123.7～-127.5之間變化。為了綜合考慮VCO的性能優(yōu)劣，文獻[8]提出了FOMT的綜合指標。它涵蓋了VCO的輸出中心頻率、輸出頻率范圍、相位噪聲、功耗4個VCO的核心指標，其計算公式如式（1）所示。

其中，L{Δω}為載波ωo頻偏Δω處的相位噪聲，PDC為直流功耗（單位mW），TR為輸出頻率的調(diào)諧范圍（單位%）。通過測試數(shù)據(jù)，算得該VCO的FOMT為188.32 dB。

圖2 VCO芯片的顯微照片

圖3 VCO的相位噪聲

表格1給出了近幾年來采用CMOS工藝設計的VCO的性能比較，涵蓋了相位噪聲、芯片面積、輸出功率、振蕩頻率以及綜合衡量指標。顯然，我們提出的VCO的綜合性能較優(yōu)。

圖4 VCO的輸出頻率及相位噪聲特性曲線

表1 各種VCO的性能比較

4 結 語

本文采用開關偏置電流源和源極耦合電容技術有效降低了VCO的閃爍噪聲引起的相位噪聲，在低頻偏處測得了較好的相位噪聲性能?；跇藴?.18 um 1P6M RF CMOS工藝，電源電壓1.8 V時，輸出頻率范圍為2.423～2.764 GHz，當控制電壓接地時，測得相位噪聲為-94.55 dBc/Hz@ 10 kHz及-127.24 dBc/Hz@ 1 MHz，功耗為7.56 mW，在整個輸出頻率范圍內(nèi)，相位噪聲在-123.7～-127.5 dBc/Hz@1 MHz之間變化，算得其FOMT為188.32 dB。