鎖相環(huán)頻率合成器相位噪聲改善方法分析

李捷　張心澤

摘要：在眾多電子設(shè)備中，如：雷達(dá)探測、檢測儀器、通信等，鎖相環(huán)頻率合成器作為接收機(jī)的核心部件，其的性能直接影響著電子設(shè)備的整體性能，尤其是相位噪聲，直接關(guān)系著頻率穩(wěn)定性，影響著電子設(shè)備的精確度。對此，積極改善相位噪聲，提高鎖相環(huán)頻率合成器的穩(wěn)定性，滿足人們對電子技術(shù)的高質(zhì)量需求，具有重要意義。文章對相位噪聲的改善方式展開探析。

關(guān)鍵詞：鎖相環(huán);頻率合成器;相位噪聲;改善方式

1 鎖相環(huán)頻率合成器的簡單概述

當(dāng)前，頻率合成器的常見實(shí)現(xiàn)方式主要包含三種：直接模擬（DAS）、鎖相環(huán)頻率合成（PLL）以及直接數(shù)字頻率合成（DDS）。頻率合成器主要以高精準(zhǔn)的晶體振蕩器為基準(zhǔn)，利用合成技術(shù)，產(chǎn)生一系列擁有一定的頻率間隔且高清度的頻率源，因此，頻率合成器又被分為直接合成器與鎖相環(huán)合成器[1]。

2 鎖相環(huán)頻率合成器的結(jié)構(gòu)與相位噪聲

在三種頻率合成方式中，PLL相比于DAS、DDS，雜散抑制更高，頻譜更純凈。與DDS相比，PLL的頻段更加寬泛;相比于DAS，PLL的結(jié)構(gòu)更加簡單。因?yàn)榉N種優(yōu)勢，在我國通信、雷達(dá)、儀表等電子設(shè)備中，鎖相環(huán)頻率合成器的應(yīng)用較為廣泛。在鎖相環(huán)合成器中，其主要采用PLL展開頻率合成，而單環(huán)鎖相環(huán)最為簡單，只需要在壓控振蕩器、鑒相器兩者間連接的鎖相環(huán)反饋電路之上添加整數(shù)分頻器，即可形成整數(shù)頻率合成器。分頻系數(shù)變動，則壓控振蕩器將產(chǎn)生的輸出信號頻率相應(yīng)不同，因?yàn)?，該種合成器的頻率為所參考信號的整數(shù)倍頻率，因此，其被叫做整數(shù)頻率合成器。

不過，PLL也存在一定缺陷，即相位噪聲更大。相位噪聲的存在，電子設(shè)備性能受到影響，如：在通信設(shè)備中，相位噪聲影響，話路信噪比因此下降，增大了誤碼率;在雷達(dá)設(shè)備中，相位噪聲的存在，雷達(dá)對掃描目標(biāo)的分辨率下降;若相位噪聲進(jìn)入接收機(jī)，將形成較強(qiáng)干擾信號，產(chǎn)生倒混頻，增大接收機(jī)的噪聲系數(shù)[2]?；诖耍陔娮蛹夹g(shù)不斷發(fā)展的時代，改善相位噪聲，成為鎖相環(huán)頻率合成器不斷不斷研發(fā)的重點(diǎn)。

3 鎖相環(huán)頻率合成器結(jié)構(gòu)相位噪聲的完善措施

3.1 雙鎖相環(huán)的混頻結(jié)構(gòu)

雙鎖相環(huán)的混頻結(jié)構(gòu)主要是由2個鎖相環(huán)、1個混頻器構(gòu)成，其中，主環(huán)與輔環(huán)之間的輸出頻率有如下關(guān)系：Fout=FPD1*N1+FPD2*N2，在式子中，F(xiàn)PD1為主環(huán)鑒相頻率，F(xiàn)PD2為輔環(huán)鑒相頻率，N1為主環(huán)分頻比，N2為輔環(huán)分頻比。

在雙鎖相環(huán)運(yùn)行中，主鎖相環(huán)的輸出信號主要作為LO信號，與輔鎖相環(huán)的相環(huán)信號開展下變頻，而混頻器輸出低頻率IF信號，以此降低主鎖相環(huán)的N1。FPD1與頻率步進(jìn)等同，如此，只需要改變N1，就可跳頻。輔相環(huán)所輸出頻率是定頻信號，因此，在選擇FPD2時，可隨意選擇。

計算雙鎖相環(huán)相位噪聲，公式如下：

N1=N2=Fout/（FPD1+FPD2）

最小相位噪聲為：PNtotel=PNSYNTH+10*log（Fout）+10log[Fout/（FPD1+FPD2）]

而單鎖相環(huán)合成器的相位噪聲為：PNtotel=PNSYNTH+10*log（Fout）+10log（Fout/FPD）

單鎖相環(huán)鑒定頻率FPD與主鎖相環(huán)鑒定頻率相同，將單鎖相環(huán)相位噪聲公式減去雙鎖相環(huán)的相位噪聲公式，得出的值為相位噪聲的改善值，為：

△PN=10log[（FPD+FPD2）/+FPD]=10log（1+FPD2/FPD）

據(jù)此繪出圖1，展示了相位噪聲完善值與鑒相頻率間的比值關(guān)系，比值越大，則相位噪聲的改善作用越大。不過，該種結(jié)構(gòu)下，也擁有如下缺陷：其一，雙鎖相環(huán)下，輔環(huán)的輔助下，主環(huán)分頻比下降，但是，若頻率步進(jìn)較小，主環(huán)相位噪聲相應(yīng)提升。其二，與單鎖相環(huán)相比，雙鎖相環(huán)的器件較多，甚至是前者的一倍，與電子設(shè)備發(fā)展方向不符。其三，輔環(huán)信號在通過混頻器之后，極易為輸出信號引入雜散，影響電子設(shè)備的正常運(yùn)行。

3.2 鎖相環(huán)加分頻器結(jié)構(gòu)

鎖相環(huán)加分頻器結(jié)構(gòu)，也是一種完善相位噪聲的方式，只需要在鎖相環(huán)結(jié)構(gòu)后添加分頻器即可。輸出信號相位噪聲的公式如下：

PNtotel=PNSYNTH+10*log（FPD）+20*log（N/X）

Fout=FPD*N/X

根據(jù)上述公式可知，若FPD與X之間同比例增加，輸出頻率并不會變化，而輸出的相位噪聲卻呈現(xiàn)出下降狀態(tài)。并且，X擴(kuò)大一倍，則FPD同樣擴(kuò)大一倍，PNtotel降低3dB。

不過，該種結(jié)構(gòu)也擁有不足之處。因?yàn)?，此種方案的應(yīng)用，鎖相環(huán)輸出頻率間接提升，依照原理可知，將導(dǎo)致鎖相環(huán)芯片選擇、研制難度增大。同時，與雙鎖相環(huán)結(jié)構(gòu)相似，若頻率步進(jìn)較小，輸出頻率較高，則相位噪聲仍然相對較高，為電子設(shè)備運(yùn)行帶來影響。

3.3 DDS激勵鎖相環(huán)結(jié)構(gòu)

DDS激勵鎖相環(huán)結(jié)構(gòu)具體如圖2所示，作為一種完善相位噪聲的方式，其主要利用DDS為鎖相環(huán)參考頻率。在該結(jié)構(gòu)運(yùn)行在電子設(shè)備中時。若鎖相環(huán)分頻比保持不變，僅需要改變DDS輸出頻率，就能夠?qū)崿F(xiàn)跳頻。如此，在較低分頻比狀態(tài)下，頻率步進(jìn)相應(yīng)較低。并且，鎖相環(huán)能夠直接增大DDS輸出頻率，還能濾除DDS應(yīng)用雜散，實(shí)現(xiàn)低噪聲、寬頻率、高雜散抑制的頻率合成。當(dāng)然，該種結(jié)構(gòu)并非完美無缺，若DDS的雜散進(jìn)入環(huán)路低通帶，則鎖相環(huán)無法濾除，進(jìn)而影響電子設(shè)備的健康運(yùn)行[3]。

4 總結(jié)

總而言之，在鎖相環(huán)合成器應(yīng)用中，相位噪聲難以避免，影響了電子設(shè)備的精準(zhǔn)性，阻礙了電子設(shè)備的效用發(fā)揮。而在相位噪聲完善中，若采用雙鎖相環(huán)結(jié)構(gòu)，則相位噪聲會降低10log（1+FPD2/FPD），且合成器的結(jié)構(gòu)簡單，極易實(shí)現(xiàn)，不過，器件也增大一倍，較小步進(jìn)難以實(shí)現(xiàn)，混頻器也易雜散。利用鎖相環(huán)結(jié)合分頻器結(jié)構(gòu)，相位噪聲降低10log（X），且合成器結(jié)構(gòu)簡單，不易引入雜散，不過，難以實(shí)現(xiàn)較小步進(jìn)。而DDS激勵鎖相環(huán)應(yīng)用中，DDS輸出頻率增大一倍，相位噪聲相應(yīng)降低3dB，小步進(jìn)也容易實(shí)現(xiàn)，不過，若雜散進(jìn)入通帶，將難以去除?？傊?，結(jié)構(gòu)不同，相位噪聲改善不同，優(yōu)缺點(diǎn)相應(yīng)不同。對此，在頻率合成器實(shí)際設(shè)計中，應(yīng)嚴(yán)格依照系統(tǒng)要求，選擇最佳結(jié)構(gòu)，完善相位噪聲，充分發(fā)揮合成器的效果。

參考文獻(xiàn)：

[1]基于級聯(lián)偏置鎖相環(huán)的寬帶頻率合成技術(shù)研究[D]. 電子科技大學(xué).

[2]孫家星， 孫越強(qiáng)， 杜起飛. 鎖相環(huán)頻率合成器最優(yōu)環(huán)路帶寬的選取[J]. 固體電子學(xué)研究與進(jìn)展， 2016， 36（6）：457-459.

[3]低噪聲鎖相環(huán)頻率合成器的研究與設(shè)計[D]. 南京郵電大學(xué)， 2018（7）：34-34.