全數(shù)字鎖相環(huán)中數(shù)控振蕩器增益估計(jì)算法研究

李菁 俞菲

摘 要：本文提出了一種針對(duì)頻率綜合的全數(shù)字鎖相環(huán)數(shù)控振蕩器增益的自適應(yīng)估計(jì)算法.該算法可以在短時(shí)間內(nèi)精確估計(jì)和跟蹤全數(shù)字鎖相環(huán)中數(shù)控振蕩器的增益值.仿真結(jié)果表明，該算法可顯著的提高全數(shù)字鎖相環(huán)的相位噪聲性能.

關(guān)鍵詞：全數(shù)字鎖相環(huán);數(shù)控振蕩器;增益估計(jì)

中圖分類號(hào)：TN837? 文獻(xiàn)標(biāo)識(shí)碼：A? 文章編號(hào)：1673-260X（2019）10-0052-05

1 鎖相環(huán)概況

鎖相環(huán)（PLL，Phase Locked Loops）是一個(gè)相位反饋控制系統(tǒng)，其輸出信號(hào)能夠自動(dòng)跟蹤輸入信號(hào)相位，形成閉環(huán)控制.由于其獨(dú)特的優(yōu)良性能，在通信、雷達(dá)、測(cè)量和自動(dòng)化控制等領(lǐng)域得到極為廣泛的應(yīng)用.隨著大規(guī)模、超高速的數(shù)字集成電路的發(fā)展，為數(shù)字鎖相環(huán)的研究與應(yīng)用提供了廣闊的空間. 全數(shù)字鎖相環(huán)已經(jīng)在調(diào)制解調(diào)、頻率合成、載波同步、圖像處理等方面得到了廣泛的應(yīng)用.所謂全數(shù)字鎖相環(huán)（ADPLL，All Digital Phase Locked Loops）是指鎖相環(huán)中的各個(gè)模塊都是以數(shù)字器件來實(shí)現(xiàn)，這些數(shù)字模塊在實(shí)現(xiàn)時(shí)可以引入優(yōu)化的算法和結(jié)構(gòu).因此，與模擬鎖相環(huán)相比，數(shù)字鎖相環(huán)集成化程度更高，具有更低的功耗，可調(diào)節(jié)性更強(qiáng).? 全數(shù)字鎖相環(huán)不僅吸收了數(shù)字電路可靠性高、體積小、價(jià)格低等優(yōu)點(diǎn)，還解決了模擬鎖相環(huán)的直流零點(diǎn)漂移、器件飽和及易受電源和環(huán)境溫度變化等缺點(diǎn).此外，數(shù)字鎖相環(huán)還具有對(duì)離散樣值的實(shí)時(shí)處理能力，已成為鎖相技術(shù)發(fā)展的方向.

全數(shù)字鎖相環(huán)目前已被應(yīng)用于各類通信和雷達(dá)射頻無線發(fā)射機(jī)中，其核心部件數(shù)控振蕩器（Digital controlled Oscillator，DCO）相比傳統(tǒng)的電荷泵（Charge Pump）鎖相環(huán)的壓控振蕩器（Voltage controlled Oscillator，VCO）有更高的精度.當(dāng)鎖相環(huán)作為頻率發(fā)生器模式下，全數(shù)字鎖相環(huán)里的DCO會(huì)產(chǎn)生穩(wěn)定的高頻信號(hào);當(dāng)鎖相環(huán)作為無線收發(fā)機(jī)的調(diào)制解調(diào)器模式下，全數(shù)字鎖相環(huán)的DCO將會(huì)產(chǎn)生穩(wěn)定的調(diào)頻信號(hào).同時(shí)，采用DCO的系統(tǒng)可用可編程邏輯器件來實(shí)現(xiàn)，也有利于提高系統(tǒng)的集成度和可靠性.

然而，DCO的增益仍然是一個(gè)相對(duì)來說不確定度較大的量.隨著工藝，溫度，電壓的等外界環(huán)境的變化，DCO輸出端隨輸入端變化的頻率值是不確定的.DCO的這個(gè)特性會(huì)使整個(gè)全數(shù)字鎖相環(huán)的環(huán)路帶寬，阻尼系數(shù)，相位噪聲等關(guān)鍵參數(shù)隨著外界環(huán)境的變化而變化，也會(huì)較大的影響環(huán)路的穩(wěn)定性和噪聲特性.如果不使用DCO增益估計(jì)算法，PLL系統(tǒng)則要求DCO的增益隨溫度變化的特性接近于線性，否則將會(huì)給整個(gè)系統(tǒng)造成較大的功耗.而較高的線性度要求則會(huì)給DCO的電路設(shè)計(jì)帶來很大的困難，增加設(shè)計(jì)難度和復(fù)雜度.

針對(duì)以上問題，本文提出了一種全數(shù)字鎖相環(huán)中數(shù)控振蕩器增益的自適應(yīng)估計(jì)和跟蹤算法.該算法基于LMS（Least Mean Square）迭代算法，利用數(shù)控振蕩器的輸入端加入訓(xùn)練序列，可以實(shí)時(shí)的估計(jì)出DCO的增益值.系統(tǒng)可針對(duì)DCO實(shí)時(shí)增益值來調(diào)節(jié)環(huán)路帶寬和優(yōu)化系統(tǒng)參數(shù)，因此該算法可先顯著的提高數(shù)字鎖相環(huán)的相位噪聲性能.

2 全數(shù)字鎖相環(huán)的基本結(jié)構(gòu)和工作原理

如前文所述，基于全數(shù)字鎖相環(huán)的優(yōu)點(diǎn)，越來越多的通信雷達(dá)系統(tǒng)都使用全數(shù)字鎖相環(huán)結(jié)構(gòu).圖1是一個(gè)常見的小數(shù)分頻全數(shù)字鎖相環(huán)的系統(tǒng)架構(gòu)圖.該鎖相環(huán)主要由時(shí)間時(shí)數(shù)轉(zhuǎn)換器（TDC，Time to Digital Converter）、數(shù)字環(huán)路濾波器（DLF，Digital Loop Filter），數(shù)控振蕩器（DCO，Digital Controlled Oscillator）及多模分頻器（MMD，Multi-Mode -Divider）四部分組成.在如圖1所示的鎖相環(huán)結(jié)構(gòu)當(dāng)中，DLF輸出的誤差控制信號(hào)是離散的數(shù)字信號(hào)，而非模擬電壓.因此，DCO受控輸出的電壓也是離散的而非連續(xù)的數(shù)字信號(hào).除了DCO以外，其他鎖相環(huán)組成部件也全部采用數(shù)字電路實(shí)現(xiàn).

當(dāng)鎖相環(huán)工作在頻率綜合（非調(diào)制）模式下，鎖相環(huán)將產(chǎn)生非調(diào)制的高頻信號(hào).而此高頻信號(hào)正是由數(shù)控振蕩器DCO產(chǎn)生的，其瞬時(shí)輸出頻率的平均值由頻率控制字（FCW，F(xiàn)requency Control Word）精確控制.而DCO的步長(zhǎng)信息，也就是DCO可被調(diào)節(jié)的最小輸出頻率值，也可被稱為DCO增益，K_DCO，正是本文算法所要估計(jì)的變量.公式（1）顯示了，當(dāng)鎖相環(huán)在鎖定狀態(tài)下，輸出頻率f_lock，與DCO的操作頻率fC，頻率控制字y（k），以及DCO增益KDCO之間的關(guān)系

flock（k）=fC+y（k）*KDCO? ?（1）

DCO輸出的高頻信號(hào)被多模分頻器MMD 提供的數(shù)值來進(jìn)行劃分，劃分后的輸出信號(hào)仍然是一個(gè)時(shí)鐘信號(hào)，將被送往時(shí)數(shù)轉(zhuǎn)換器TDC與參考時(shí)鐘（Reference Clock）來進(jìn)行比較.由于輸出頻率相與參考頻率之間的比值通常不是整數(shù)，因此提供給MMD的數(shù)值也會(huì)被分為整數(shù)部分和小數(shù)部分.整數(shù)部分將被直接送給MMD，而小數(shù)部分則經(jīng)過一個(gè)Σ-Δ調(diào)制器之后再送給MMD.

TDC在鎖相環(huán)中起到了數(shù)字鑒相器的作用，通過比較MMD的輸出信號(hào)和參考時(shí)鐘信號(hào)之間的時(shí)間差，并將其歸一化為一個(gè)反映相位差的數(shù)字信號(hào).此參考時(shí)鐘為26MHz，由本地振蕩器提供.TDC輸出信號(hào)將被進(jìn)一步輸入到數(shù)字環(huán)路濾波器DLF.

DLF通過控制濾波器的增益來調(diào)整數(shù)字鎖相環(huán)的帶寬大小，在環(huán)路中對(duì)輸入噪聲起到抑制作用.且對(duì)鎖相環(huán)的校準(zhǔn)速度（即鎖相環(huán)的收斂速度）和輸出信號(hào)的精度起到調(diào)節(jié)作用.為了提高DCO的精度，DLF的輸出將會(huì)分為整數(shù)部分和小數(shù)部分.整數(shù)部分經(jīng)過采樣之后直接作為DCO的輸入，而小數(shù)部分將通過Σ-Δ噪聲抑制器后再輸入DCO.此Σ-Δ噪聲抑制器也是一種Σ-Δ調(diào)制器，其主要原理是產(chǎn)生高頻輸出的整數(shù)序列，而此序列的平均值恰好等于低頻的小數(shù)部分的值.Σ-Δ噪聲整形技術(shù)通過速度換取精度，降低了對(duì)DCO設(shè)計(jì)電路的要求，是實(shí)現(xiàn)高精度DCO的一種有效方式.環(huán)路的輸入信號(hào)通常為時(shí)間連續(xù)的信號(hào)，而鎖相環(huán)的輸出信號(hào)，也就是數(shù)控振蕩器的輸出信號(hào)為周期性的高頻脈沖序列，其周期可調(diào)，并且受到數(shù)字濾波器的輸出信號(hào)的控制.

3 DCO增益估計(jì)算法

本文提出了一種基于訓(xùn)練序列的數(shù)控振蕩器增益估計(jì)與跟蹤算法.

由此我們不難計(jì)算出，由于DCO誤差而引起的時(shí)數(shù)轉(zhuǎn)換器輸出的相位誤差為

由于DCO的增益是隨時(shí)間實(shí)時(shí)變化的，這里我們目標(biāo)就是希望我們的跟蹤算法能夠?qū)崟r(shí)的跟蹤和估計(jì)出DCO的增益值，以便可以實(shí)時(shí)的調(diào)節(jié)環(huán)路濾波器的增益，以使得整個(gè)環(huán)路濾波器的增益值都能達(dá)到最優(yōu)化，從而提高鎖相環(huán)的噪聲性能.

把上述推導(dǎo)帶入LMS自適應(yīng)濾波算法[2]

4 DCO增益估計(jì)算法的Z域模型分析

圖3為PLL系統(tǒng)的Z域模型，我們將從Z域來對(duì)算法進(jìn)行分析.如圖3所示，通過對(duì)上述算法的分析，可以看出此算法通過在DCO的輸入端和TDC的輸出端各加入兩個(gè)信號(hào)，前一信號(hào)為訓(xùn)練序列，后一信號(hào)為補(bǔ)償信號(hào).該加入的信號(hào)將對(duì)PLL的輸出信號(hào)產(chǎn)生影響.

5 仿真結(jié)果

作者將此算法在全數(shù)字鎖相環(huán)Matlab仿真模型中進(jìn)行了模擬，同時(shí)在仿真模型中加入了模擬噪聲源.該仿真模型對(duì)如圖1所示的鎖相環(huán)結(jié)構(gòu)中的所有模塊進(jìn)行了建模，并考慮了系統(tǒng)內(nèi)各模塊采樣率的轉(zhuǎn)換.系統(tǒng)參數(shù)設(shè)置如下：DCO實(shí)際增益值Kdco為70KHz/LSB;鎖相環(huán)輸出目標(biāo)頻率flock為3.7964 GHz;鎖相環(huán)參考時(shí)鐘頻率為26MHz;TDC增益Tq為2ps;MMD分頻比均值為146.05.參考時(shí)鐘噪底：-140dBc/Hz.TDC模擬噪聲設(shè)置為：噪聲下限-138 dBc/Hz;1KHz頻偏處噪聲-128dBc/Hz.DCO模擬噪聲設(shè)置為：20MHz頻偏處噪聲-153dBc/Hz，10kHz頻偏處噪聲-80dBc/Hz.

圖4顯示了算法自適應(yīng)跟蹤DCO增益的過程.在仿真中，我們?cè)O(shè)定PLL在已鎖定模式下工作，此時(shí)因外界干擾或物理?xiàng)l件的變化，仿真模擬DCO增益出現(xiàn)了約30%左右的偏差，系統(tǒng)利用本文設(shè)計(jì)的DCO增益估計(jì)算法來進(jìn)行糾偏，測(cè)試算法的糾偏能力.

在使用本文設(shè)計(jì)的算法后，如圖4所示，其橫坐標(biāo)表示了采樣點(diǎn)，而縱坐標(biāo)表示了DCO的增益值，該算法大約在3000個(gè)采樣點(diǎn)后收斂到綠色虛線框內(nèi)（2%錯(cuò)誤，即我們的可接受范圍）.因采樣率為26MHz，由此可推算出大約3000*1/26e6=115微秒后，算法將DCO增益控制在與實(shí)際值相差在2%的范圍內(nèi).

如圖4所示，該算法采用了收斂步長(zhǎng)可調(diào)的方案.在算法的一開始，采用較大的步長(zhǎng)μ0，以實(shí)現(xiàn)更快的收斂;在估計(jì)值接近目標(biāo)后，使用一個(gè)小的步長(zhǎng)μ1;當(dāng)結(jié)果在較小幅度發(fā)生變化時(shí)，將使用更小的μ2來提高估計(jì)結(jié)果的準(zhǔn)確性.此方案兼顧了收斂的速度和估計(jì)值的準(zhǔn)確率.由仿真結(jié)果可見，算法達(dá)到了預(yù)期的目標(biāo).

圖5顯示了DCO隨溫度漂移變化的特性.其橫坐標(biāo)為DCO的頻率控制字y，而縱坐標(biāo)表示了DCO輸出的頻率值f.一旦系統(tǒng)設(shè)定了輸出的鎖定頻率flock，那么如公式（1）所示，在DCO特性曲線上，當(dāng)隨溫度從T1變化到T2、T3...，DCO的頻率控制字y也將從y1變?yōu)閥2，y3......，以保持PLL輸出頻率依然為鎖定頻率flock.可見，隨著溫度的變化，也將會(huì)帶來DCO的輸出控制點(diǎn)，也就是公式（1）中的fc的變化，因此DCO增益也將從k1變化為k2，k3.......所以，在鎖相環(huán)工作模式下，我們?nèi)匀恍枰獧z測(cè)算法對(duì)DCO增益變化的跟蹤能力.

圖6顯示了DCO增益估計(jì)和跟蹤過程.如圖6所示，其橫坐標(biāo)表示了采樣點(diǎn)，而縱坐標(biāo)表示了DCO的增益值.在系統(tǒng)仿真的一開始，我們假設(shè)DCO增益估計(jì)值與實(shí)際值存在30%左右的偏差，系統(tǒng)利用本文設(shè)計(jì)的DCO增益估計(jì)算法來進(jìn)行跟蹤估計(jì).如圖示，該算法大約在3000個(gè)采樣點(diǎn)（3000*1/26e6=115微秒）后收斂到綠色虛線框內(nèi)（2%錯(cuò)誤，即我們的可接受范圍）.然后，系統(tǒng)開始模擬溫度的持續(xù)變化而造成的DCO增益的持續(xù)變化.如圖6示，系統(tǒng)在大約11000個(gè)采樣點(diǎn)開始，直到30000個(gè)采樣點(diǎn)附近，DCO增益發(fā)生階梯式變化（圖中的黑線階梯線為DCO的實(shí)際增益值），而我們的跟蹤算法可以持續(xù)跟蹤并估計(jì)出DCO的增益值（圖中藍(lán)色曲線所示），且始終在2%錯(cuò)誤框內(nèi)，即我們的可接受范圍內(nèi).相關(guān)錯(cuò)誤率在大約0.7%左右，而標(biāo)準(zhǔn)方差在1.8%左右.

圖7顯示了當(dāng)PLL在鎖定狀態(tài)下，未啟用以及啟用了本文所提出的算法的PLL的輸出頻譜 （此仿真中，我們?cè)O(shè)置的分辨率帶寬為30kHz）.如圖7顯示，左圖為未使用DCO增益估計(jì)算法時(shí)，RMS相位誤差約為0.99°，RMS EVM約為1.73%;右圖為使用了DCO增益估計(jì)算法后的頻譜，RMS相位誤差約為0.68°，RMS EVM約為1.19%.結(jié)果表明，該算法在準(zhǔn)確估計(jì)DCO增益的后，優(yōu)化了PLL的相位噪聲性能.

6 結(jié)論

本文提出了一種針對(duì)全數(shù)字鎖相環(huán)中數(shù)控振蕩器增益的自適應(yīng)估計(jì)和跟蹤算法.該算法基于LMS（最小均方）迭代算法，在DCO的輸入端加入了一個(gè)訓(xùn)練序列，并在TDC的輸出端對(duì)此信號(hào)進(jìn)行了抵消和補(bǔ)償.我們利用該訓(xùn)練序列可以實(shí)時(shí)并有效的估計(jì)出DCO的增益值.同時(shí)，為了既提高算法的收斂速率和精確度，我們使用了可變步長(zhǎng)的機(jī)制.仿真結(jié)果表明，我們可以在極短的時(shí)間里將DCO的增益值控制到與實(shí)際值十分相近的范圍內(nèi)，還可以有效的跟蹤和估計(jì)DCO的增益值.該算法經(jīng)過驗(yàn)證可顯著的提高數(shù)字鎖相環(huán)的相位噪聲性能.

參考文獻(xiàn)：

〔1〕P. Gould， J. Lin， O. Boric-Lubecke， C. Zelley， Y.-J. Chen， and R.-H. Yan， “3V GSM base station RF receivers using 0.25μm BiCMOS，” IEEE Trans. Microwave Theory & Tech.， vol. 50， no. 1， pp. 369-376， January 2002.

〔2〕R.B. Staszewski， J. Wallberg， C-M Hung， G. Feygin， M. Entezari and D. Leipold， “LMS-Based Calibration of an RF Digitally Controlled Oscillator for Mobile Phones，” IEEE Trans. Circuits and System –II Express Brief， pp. 225-229， March 2006.

〔3〕Nicola Da Dalt， “Theory and Implementation of Digital Bang-Bang Frequency Synthesizers for High SpeedSerial Data Communications，” PH.D dissertation， Rheinisch-Westfalischen Technischen Hochschule Aachen， Feb 2007.

〔4〕R. B. Staszewski， D. Leipold， and P. T. Balsara， “Just-in-time gain? estimation of an RF digitally controlled oscillator for digital direct frequency modulation，” IEEE Trans. Circuits Syst. II， Analog Digital Signal Process， vol. 50， no. 11， pp. 887–892， Nov. 2003.

〔5〕C. Joubert， J.F.Bercher， T.Divel，P.Baudin， “Contributions to the analysis and design of an ADPLL，” PH.D dissertation， Rheinisch-Westfalischen Technischen Hochschule Aachen， Feb 2007. ICECS '06，IEEE International Conference on Electronics， Circuits and Systems， pp.322 – 325，Dec 2006.

〔6〕吳渤翰，蓋偉新.一種在全數(shù)字鎖相環(huán)中進(jìn)行振蕩器增益估計(jì)的新算法[J].北京大學(xué)學(xué)報(bào)（自然科學(xué)版），2014（4）.

〔7〕趙信，潘天鍥，王飆.一款高精度數(shù)控振蕩器設(shè)計(jì)與實(shí)現(xiàn)[J].計(jì)算機(jī)工程與科學(xué)，2018，40（2）.