金韜
摘要:目前,我國(guó)的通用飛機(jī)及其機(jī)載航電系統(tǒng)起步階段大多依賴(lài)國(guó)外先進(jìn)技術(shù)或者引進(jìn)國(guó)外具有知識(shí)產(chǎn)權(quán)保護(hù)的成熟產(chǎn)品,并由此消化吸收,進(jìn)而開(kāi)發(fā)出擁有自主知識(shí)產(chǎn)權(quán)和創(chuàng)新的產(chǎn)品和技術(shù),從目前我國(guó)相關(guān)技術(shù)發(fā)展的成熟度來(lái)看,通用飛機(jī)航電系統(tǒng)的主要問(wèn)題是設(shè)備和系統(tǒng)的適航認(rèn)證性問(wèn)題,因此論文基于適航認(rèn)證的要求,提出了一種基于FPGA的圖形顯示方案,該方案利用FPGA實(shí)現(xiàn)對(duì)顯示數(shù)據(jù)的簡(jiǎn)單處理和視頻接口等功能,而其中圖形的渲染、字符疊加以及OpenGL等圖形加速功能均利用航電IPC的CPU完成。該方案具有開(kāi)發(fā)難度低、適航認(rèn)證難度最小、開(kāi)發(fā)速度快等特點(diǎn),是滿足目前快速搶占通飛航電市場(chǎng)領(lǐng)域的較好方案之一。
關(guān)鍵詞:適航認(rèn)證;通用飛機(jī)機(jī)載航電系統(tǒng);圖形顯示方案;嵌入式;設(shè)計(jì)實(shí)現(xiàn)
中圖分類(lèi)號(hào):TP368.2? 文獻(xiàn)標(biāo)識(shí)碼:A
文章編號(hào):1009-3044(2019)18-0257-04
Abstract: At present, the general aircraft and its airborne avionics system mostly rely on foreign advanced technology or the introduction of foreign mature products with intellectual property protection in our country.The products and technologies with independent intellectual property rights and innovation are developed by digesting and absorbing the technology. From the maturity of China's current technology development, the main problem of the general aircraft avionics system is the airworthiness certification of equipment and systems. Therefore, based on the requirements of airworthiness certification, a graphic display based on FPGA is proposed. The solution uses the FPGA to implement functions such as simple processing of display data and video interface. Graphics rendering, character overlay, and graphics acceleration functions such as OpenGL are all done using the avionics IPC CPU. The scheme has the characteristics of low development difficulty, minimum difficulty of airworthiness certification, and rapid development speed, and the design is one of the better solutions to meet the current rapid preemption of the aerospace market.
Key words: Airworthiness certification; graphic display processing unit; FPGA; embedded syste;? design and implementation
1 引言
隨著科學(xué)技術(shù)的發(fā)展,嵌入式圖形系統(tǒng)不管是在功能上,還是在各方面性能上與通用計(jì)算機(jī)的圖形系統(tǒng)有很大區(qū)別,這是因?yàn)榍度胧较到y(tǒng)本身在應(yīng)用領(lǐng)域、應(yīng)用范圍、應(yīng)用環(huán)境等方面具有其特殊性。根據(jù)IEEE 的定義,嵌入式系統(tǒng)是指控制、監(jiān)視、或輔助設(shè)備、機(jī)器甚至工廠運(yùn)作的裝置,它是軟件與硬件的綜合體,本身基于某些特殊用途[1]。由此可知,嵌入式系統(tǒng)與通用計(jì)算機(jī)平臺(tái)最大的不同在于嵌入式系統(tǒng)的專(zhuān)用性。正是嵌入式系統(tǒng)在不同領(lǐng)域、甚至同一領(lǐng)域中的不同應(yīng)用環(huán)境下的專(zhuān)用性使得嵌入式系統(tǒng)的采用也各不相同。本文研究的是機(jī)載圖形顯示處理單元,鑒于航空領(lǐng)域的特殊性,其對(duì)軟件、硬件有很高的安全性要求,強(qiáng)調(diào)穩(wěn)定、可靠,因此本文主要就設(shè)計(jì)實(shí)現(xiàn)滿足適航的機(jī)載圖形顯示處理單元提出自己的設(shè)計(jì)方案與實(shí)現(xiàn)過(guò)程。
2 適航認(rèn)證相關(guān)知識(shí)
通用飛機(jī)產(chǎn)品始終追求安全性、經(jīng)濟(jì)性、舒適性和環(huán)保性,其中安全性是設(shè)計(jì)航空飛行器的首要要求和前提[2]。政府適航當(dāng)局在制定一系列適航法規(guī)的基礎(chǔ)上,對(duì)航空飛行器的設(shè)計(jì)、制造、使用等環(huán)節(jié)進(jìn)行嚴(yán)格的審查、監(jiān)督和管理,以此保障航空飛行器的安全性[2]。常用的適航標(biāo)準(zhǔn)有DO-178B(機(jī)載軟件適航標(biāo)準(zhǔn))、DO-254C(機(jī)載硬件適航標(biāo)準(zhǔn))及SAE ARP 4754A (民用飛機(jī)及系統(tǒng)研制指南)等。在適航審定過(guò)程中,申請(qǐng)人必須提供相應(yīng)設(shè)計(jì)過(guò)程、設(shè)計(jì)文件材料來(lái)證明航空飛行器滿足適航標(biāo)準(zhǔn)和要求[2]。航空飛行器設(shè)計(jì)符合適航標(biāo)準(zhǔn)的產(chǎn)品可以通過(guò)以下方法:
1)嚴(yán)格按照適航標(biāo)準(zhǔn)進(jìn)行設(shè)計(jì)、研發(fā)。
2) 以適航標(biāo)準(zhǔn)為目標(biāo)完成從里到外,從上到下的分層分解軟硬件系統(tǒng),完成軟硬件系統(tǒng)和子系統(tǒng)的需求分解。
3)通過(guò)整理系統(tǒng)在設(shè)計(jì)、開(kāi)發(fā)等過(guò)程中的設(shè)計(jì)文件、構(gòu)型管理文件等材料來(lái)確認(rèn)航空飛行產(chǎn)品軟硬件的設(shè)計(jì)和制造滿足適航規(guī)章的要求和確保所安裝的軟件滿足其他適航要求和標(biāo)準(zhǔn)。
如圖2 所示,顯示數(shù)據(jù)流通過(guò)“輸入數(shù)據(jù)選擇控制”模塊送入兩個(gè)數(shù)據(jù)緩沖區(qū)中。在第1個(gè)數(shù)據(jù)緩沖周期,將輸入的數(shù)據(jù)流緩存到“數(shù)據(jù)緩沖1”模塊。在第2個(gè)緩沖周期,“輸入數(shù)據(jù)選擇控制”模塊將輸入的數(shù)據(jù)流緩存到“數(shù)據(jù)緩沖2”模塊中的同時(shí),“輸出數(shù)據(jù)選擇控制”模塊將“數(shù)據(jù)緩沖1”模塊第1個(gè)周期緩存的數(shù)據(jù)流送到“后續(xù)處理”模塊進(jìn)行后續(xù)的數(shù)據(jù)處理。在第3個(gè)緩沖周期,在“輸入數(shù)據(jù)選擇控制”模塊的再次切換后,輸入的數(shù)據(jù)流緩存到“緩沖數(shù)據(jù)1”模塊,與此同時(shí),“輸出數(shù)據(jù)選擇控制”模塊也做切換,將“數(shù)據(jù)緩沖2”模塊緩存的第2個(gè)周期的數(shù)據(jù)送到“后續(xù)處理”模塊,如此循環(huán)[4,5,6]。
3.2.2 基于FPGA的PCI-E接口設(shè)計(jì)
由于本文選取的FPGA型號(hào)是Cyclone V FPGA系列,內(nèi)含2個(gè)PCI-E硬核,可以直接通過(guò)FPGA內(nèi)嵌得PCI-E核實(shí)現(xiàn)PCI-E接口電路[6]。用戶(hù)可以直接通過(guò)Quartus Prime 15.1來(lái)定制PCI-E核,主要設(shè)置以下參數(shù):鏈路個(gè)數(shù)、最大數(shù)據(jù)傳輸速率、定制的PCI-E IP 核種類(lèi)、參考時(shí)鐘頻率、PCI-E版本。設(shè)置界面如圖3所示[7]:
3.2.3 基于FPGA的LVDS接口發(fā)送模塊設(shè)計(jì)
Quartus II軟件的MegaWizard Plug-In Manager管理器提供了針對(duì)LVDS信號(hào)處理的IP核,包括LVDS發(fā)送核(Altlvds_tx)與LVDS接收核(Altlvds_rx)。可以調(diào)用其IP核Altlvds_tx,即 LVDS 接口發(fā)送模塊。此模塊將以并行方式輸入的 TTL 電平數(shù)據(jù)信號(hào)轉(zhuǎn)換成串行的 LVDS 信號(hào)輸出[8]。
首先,需要將 LVDS 模塊設(shè)置為發(fā)送模式,即將左端輸入的并行 tx_in 信號(hào)轉(zhuǎn)化為串行的 tx_out 信號(hào)輸出。調(diào)整發(fā)送模式后,還需要設(shè)置通道數(shù)和串行化因子,以此保證后續(xù)的正確輸出。在這里,通道數(shù)限定了后續(xù)輸出數(shù)據(jù)的位數(shù),根據(jù)實(shí)際需要可以設(shè)定不同的數(shù)字以保障實(shí)際使用的準(zhǔn)確性。串行化因子表示處理后會(huì)將輸入數(shù)據(jù)分幾次進(jìn)行輸出,也需要根據(jù)實(shí)際的數(shù)據(jù)來(lái)自主確定。
以輸入 28位的并行數(shù)據(jù)為例,如果想要這個(gè)數(shù)據(jù)輸出串行的4位數(shù)據(jù),并分7次輸出,需要將通道數(shù)設(shè)置為4,串行化因子設(shè)置為7,最終整體數(shù)據(jù)設(shè)置為 4 channels *7。在此設(shè)定的基礎(chǔ)上,若輸入數(shù)據(jù)時(shí)鐘為81MHz,輸出的數(shù)據(jù)率會(huì)為輸入的7倍,也就是567Mbps。圖6為信號(hào)輸出仿真波形圖,圖7部分代碼貼圖。
4 結(jié)論
本文通過(guò)對(duì)適航認(rèn)證的研究,提出了一種基于FPGA的圖形顯示方案,該方案利用FPGA實(shí)現(xiàn)對(duì)顯示數(shù)據(jù)的簡(jiǎn)單處理和視頻接口等功能,而其中圖形的渲染、字符疊加。以及OpenGL等圖形加速功能均利用航電IPC的CPU完成。該方案具有開(kāi)發(fā)難度低、適航認(rèn)證難度最小、開(kāi)發(fā)速度快等特點(diǎn),是滿足目前快速搶占通飛航電市場(chǎng)領(lǐng)域的較好方案之一。
參考文獻(xiàn):
[1] 何立民.嵌入式系統(tǒng)的定義與發(fā)展歷史[J].單片機(jī)與嵌入式系統(tǒng)應(yīng)用,2004(1):6-8.
[2] 蔡喁,鄭征,蔡開(kāi)元.機(jī)載軟件適航標(biāo)準(zhǔn)DO-178B/C研究[M].上海交通大學(xué)出版社,2013:8-11.
[3] 王連忠.基于端到端的PXIe數(shù)據(jù)采集及存儲(chǔ)系統(tǒng)研制[D].哈爾濱工業(yè)大學(xué).2014:13.
[4] 陸浩,王振占,高國(guó)興等.基于FPGA的多功能圖像處理系統(tǒng)設(shè)計(jì)[J].微電子學(xué)與計(jì)算機(jī),2011, 28(12):107-110.
[5] 鞏凡工.圖像互相關(guān)匹配協(xié)處理器邏輯設(shè)計(jì)與實(shí)現(xiàn)[D].北京工業(yè)大學(xué),2013:28
[6] 王智,羅新民.基于乒乓操作的異步FIFO設(shè)計(jì)及VHDL實(shí)現(xiàn)[J].電子工程師,2005,31(6):13-16.
[7] 解春輝.基于PCIE總線的圖像數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)[D].西安電子科技大學(xué),2015:48-50
[8] 陳瑩,高雙成.基于FPGA的LVDS接口應(yīng)用[J].電子科技,2012, 25(1):8.
【通聯(lián)編輯:梁書(shū)】