FIR數(shù)字濾波器的模型化實(shí)現(xiàn)

蘇剛

摘 要：濾波器是一種頻率選擇電路，基于FPGA的FIR數(shù)字濾波器的模型化設(shè)計方法相比傳統(tǒng)的RTL設(shè)計方法，有很多優(yōu)點(diǎn)。

關(guān)鍵詞：FIR數(shù)字濾波器;數(shù)字信號處理;模型化設(shè)計;FPGA

DOI：10.16640/j.cnki.37-1222/t.2019.19.124

1FPGA 模型化設(shè)計 流程

使用FPGA開發(fā)設(shè)計數(shù)字電路，簡單快捷。利用MATLAB軟件的Simulink功能，結(jié)合FPGA開發(fā)工具，可以自動生成硬件描述語言，提高硬件設(shè)計效率。本文借助Simulink工具下的DSP Builder模塊，開發(fā)設(shè)計ALTERA FPGA，利用DSP Builder模塊自動生成硬件描述語言VHDL，然后再用FPGA開發(fā)軟件Quartus II進(jìn)行下一步開發(fā)，克服了人工編寫VHDL語言的困難。該開發(fā)流程是從上到下的模型化設(shè)計流程。

具體流程如下：

2 FRI模塊設(shè)計

通過對FIR濾波器的模型化設(shè)計進(jìn)行仿真，得出了濾波器模塊的仿真結(jié)果，該結(jié)果與 MATLAB算法仿真驗證的結(jié)果一致，表明模型化設(shè)計算法的正確性毋庸置疑。硬件模塊算法驗證正確以后，就可以通過signal compiler模塊將MDL文件映射成硬件描述語言，這里用的是ALTERA公司的FPGA，選擇VHDL語言。在 simulink環(huán)境中可以進(jìn)行 HIL硬件環(huán)節(jié)的仿真驗證，這種驗證需要連接具體的 FPGA開發(fā)板，更接近實(shí)際的仿真結(jié)果，區(qū)別于前面的算法級仿真，這種驗證方法大幅度提高了仿真的效率和可靠性。在本文中，直接配置FPGA，用Quartus進(jìn)行驗證，省去HIL驗證個步驟。

3 結(jié)論

從上面的表格可以非常直觀地看出來，用模型化設(shè)計方法所占用的資源比傳統(tǒng)設(shè)計方法所占用的資源要少很多，當(dāng)然與傳統(tǒng)設(shè)計方法所使用的代碼的數(shù)量和質(zhì)量也有關(guān)系。但是，采用模型化設(shè)計方法比傳統(tǒng)設(shè)計方法畢竟有很大優(yōu)勢。用傳統(tǒng)設(shè)計方法需要耗費(fèi)很多時間和精力的驗證代碼的正確性，而用模型化設(shè)計方法完全可以省略這一步，代碼的正確性也就是算法的正確性在simulink仿真這一步就已經(jīng)完成了。相比傳統(tǒng)設(shè)計方法而言，模型化設(shè)計方法的優(yōu)勢非常明顯，所以本論文采用模型化設(shè)計方法。

參考文獻(xiàn)：

[1]Yajian Jiang，Guiming Shen.FPGA signal processor application study radar and combat.1999.

[2]Naidong Luo.Transfer interface design based on LVDS technology 2008.

[3]張永浩.三相弧焊逆變電源PFC中雙DSP控制系統(tǒng)[D].吉林大學(xué).