基于FPGA 的極化碼交織器設(shè)計(jì)與實(shí)現(xiàn)

向明尚，張志華，潘麗艷

（東北石油大學(xué)，黑龍江 大慶 163318）

1 引言

Pοlar碼是基于信道極化現(xiàn)象提出的一種編碼方案[1]，在設(shè)計(jì)時(shí)并沒有考慮碼距特性，而是利用了信道聯(lián)合與信道分裂的過程來選擇具體的編碼方案[2]，是目前理論上證明唯一可以達(dá)到香濃極限[3]傳輸?shù)男诺谰幋a方案，已被3GPP選為5G eMBB場景控制信道編碼標(biāo)準(zhǔn)。

隨著5G技術(shù)逐步走向商用，在移動(dòng)通信過程中對信息安全、可靠的傳輸要求越來越高。為保證信息的可靠傳輸，需要用到各種編碼技術(shù)來糾正信道中產(chǎn)生的隨機(jī)錯(cuò)誤。當(dāng)傳輸過程中產(chǎn)生突發(fā)性的干擾，用糾錯(cuò)編碼理論和技術(shù)進(jìn)行糾錯(cuò)需要很長的碼字，增加了復(fù)雜度且延時(shí)較長。交織技術(shù)與糾錯(cuò)編譯碼技術(shù)相結(jié)合，可以把突發(fā)錯(cuò)誤離散成隨機(jī)錯(cuò)誤，在隨機(jī)錯(cuò)誤狀態(tài)進(jìn)行譯碼糾錯(cuò)，可取得良好的效果[4]，使突發(fā)錯(cuò)誤引起的碼字個(gè)數(shù)在規(guī)定的安全范圍內(nèi)。交織編碼主要應(yīng)用于有記憶信道，特別是無線信道，以此來糾正成串發(fā)生的比特差錯(cuò)和一些突發(fā)錯(cuò)誤[5]。發(fā)送端加上交織器，接收端接收到交織后的信息后，按照一定的規(guī)律進(jìn)行解交織，即可還原信息。

極化碼具有很好的誤碼性能并且速率兼容性能優(yōu)良[5]，與交織器和解交織器配合，既可以糾正信道傳輸中的隨機(jī)錯(cuò)誤，也可以糾正突發(fā)錯(cuò)誤。交織與解交織過程是信道糾錯(cuò)的一個(gè)非常重要環(huán)節(jié)，本文利用Altera公司開發(fā)的Quartus軟件仿真環(huán)境，基于FPGA設(shè)計(jì)實(shí)現(xiàn)了交織器電路。

2 交織模式的確定

交織是通信系統(tǒng)中進(jìn)行數(shù)據(jù)處理而采用的一種技術(shù)，交織從其本質(zhì)上來說是一種實(shí)現(xiàn)最大限度改變信息結(jié)構(gòu)而不改變信息內(nèi)容的技術(shù)[6]。極化碼采用統(tǒng)一的交織方法和結(jié)構(gòu)，即給出了統(tǒng)一的交織模式，是根據(jù)交織器最大輸入信息比特?cái)?shù)Kmax得到的，它是一種根據(jù)信道的狀態(tài)信息進(jìn)行符號(hào)調(diào)整的自適應(yīng)交織方法[7]。最大信息比特?cái)?shù)包括傳輸?shù)脑夹畔⑽缓吞砑拥腃RC校驗(yàn)位，共計(jì)164位，構(gòu)成了循環(huán)冗余校驗(yàn)碼，其中CRC校驗(yàn)位為24位，添加在原始信息比特的后面。即發(fā)送信息中添加了冗余碼，使信息傳輸?shù)拈_銷增大了，但卻可以進(jìn)行差錯(cuò)檢測和糾錯(cuò)[8]。添加CRC校驗(yàn)位長度為K的信息表示為：c0，c1，c2，c3，…，cK-1是加入到交織器的輸入序列，是經(jīng)過交織器交織的輸出序列，它們之間滿足下列關(guān)系：是子交織模式。當(dāng)輸入信息序列長度小于最大輸入信息比特?cái)?shù)時(shí)，可以通過下列算法得到子交織模式。

當(dāng)K的取值不同時(shí)，得到的子交織模式各不相同。例如K=50時(shí)，可以得到的一種子交織模式，如表1所示。其中m取值為0～49，是加入到交織器輸入序列共計(jì)50個(gè)信息比特的原始比特順序。Π的值也是0～49，但它是離散的，是經(jīng)過交織器交織后輸出序列對應(yīng)的信息比特順序。如m=9表示原始信息比特在輸入序列中的第9位上，與其對應(yīng)Π=18，表示交織后原始信息比特在輸出序列中第18位上。

子交織模式如表1所示。當(dāng)m≥29時(shí)，交織器輸出的信息比特順序與交織前信息比特順序一致，并沒有做交織處理。如果在這些連續(xù)的比特位傳輸過程中發(fā)生連續(xù)的突發(fā)性錯(cuò)誤，是否會(huì)降低編碼的可靠性？回答是否定的。因?yàn)榧尤氲浇豢椘鬏斎胄蛄械暮?4位是CRC校驗(yàn)碼，可以得到修正。

表1 子交織模式（K=50）

3 交織器電路設(shè)計(jì)

圖1 交織器設(shè)計(jì)原理圖

3.1 交織模式存儲(chǔ)器設(shè)計(jì)

交織模式存儲(chǔ)器設(shè)計(jì)利用ROM元件實(shí)現(xiàn)，地址線8位，數(shù)據(jù)線8位，存儲(chǔ)單元256個(gè)，每個(gè)單元可存儲(chǔ)一個(gè)8位二進(jìn)制數(shù)。其中0～163連續(xù)的164個(gè)單元存儲(chǔ)交織模式數(shù)據(jù)它事先保存在數(shù)據(jù)文件中，作為存儲(chǔ)器配置文件在設(shè)計(jì)存儲(chǔ)器時(shí)提供。

數(shù)據(jù)文件的內(nèi)容取決于輸入信息比特位數(shù)K，對應(yīng)不同的子交織模式Π（k）。當(dāng)K的值確定后，Π（k）及其數(shù)據(jù)文件都是固定不變且唯一，只能完成K個(gè)比特?cái)?shù)據(jù)的交織工作，K變化時(shí)需要修改模式數(shù)據(jù)文件，并且需要重新配置模式存儲(chǔ)器，即可實(shí)現(xiàn)交織操作。

3.2 數(shù)據(jù)存儲(chǔ)器設(shè)計(jì)

數(shù)據(jù)存儲(chǔ)器設(shè)計(jì)，利用RAM元件實(shí)現(xiàn)，如圖2所示。

圖2 數(shù)據(jù)存儲(chǔ)器原理圖

地址線8位，數(shù)據(jù)線8位，存儲(chǔ)單元256個(gè)，每個(gè)單元可存儲(chǔ)一個(gè)8位的二進(jìn)制數(shù)。其中，0～163連續(xù)164個(gè)單元，用于連續(xù)存儲(chǔ)加入到交織器的輸入序列，即等待交織的二進(jìn)制信息比特?cái)?shù)據(jù)，其長度K=164，即按照交織模式進(jìn)行數(shù)據(jù)交織。

由于輸入的信息比特是二進(jìn)制數(shù)，所以RAM的每個(gè)存儲(chǔ)單元只需保存1位二進(jìn)制數(shù)據(jù)即可，也就是說其數(shù)據(jù)線只需要1位。而這里設(shè)計(jì)RAM時(shí)數(shù)據(jù)線用了8位，目的是在仿真測試時(shí)，可以使用十進(jìn)制數(shù)0～163作為信息輸入，連續(xù)存入數(shù)據(jù)存儲(chǔ)器的存儲(chǔ)單元中，經(jīng)過交織后輸出的是按交織模式離散的十進(jìn)制數(shù)，方便觀察交織器的輸出情況，并與輸入序列作對比，有助于判斷交織器的工作是否正確。

3.3 數(shù)據(jù)選擇器設(shè)計(jì)

數(shù)據(jù)選擇器的設(shè)計(jì)利用硬件描述語言編程實(shí)現(xiàn)，完成地址二選一功能。在進(jìn)行交織操作前，數(shù)據(jù)選擇器選擇連續(xù)地址0～163作為輸入，并按此順序輸出且作為地址提供給數(shù)據(jù)存儲(chǔ)器RAM，指向RAM連續(xù)的164個(gè)存儲(chǔ)單元。當(dāng)需要交織輸出數(shù)據(jù)時(shí)，由交織模式存儲(chǔ)器輸出離散的模式數(shù)據(jù)，作為數(shù)據(jù)選擇器的輸入，經(jīng)選擇器選中輸出且作為地址提供給數(shù)據(jù)存儲(chǔ)器RAM，指向RAM的對應(yīng)存儲(chǔ)單元。

3.4 交織器工作流程

3．4．1 待交織數(shù)據(jù)的存儲(chǔ)實(shí)現(xiàn)

如圖1所示，加入到交織器等待交織的連續(xù)數(shù)據(jù)0～163，通過數(shù)據(jù)總線依次加到數(shù)據(jù)存儲(chǔ)器RAM的數(shù)據(jù)輸入端data_in，同時(shí)由地址總線address_bus依次給出連續(xù)的地址數(shù)據(jù)0～163，經(jīng)過選擇器加到數(shù)據(jù)存儲(chǔ)器RAM的地址端，指向RAM連續(xù)的0～163個(gè)存儲(chǔ)單元，在寫信號(hào)和時(shí)鐘作用下，將待交織數(shù)據(jù)按信息比特順序存入數(shù)據(jù)存儲(chǔ)器RAM連續(xù)的存儲(chǔ)單元中。

3．4．2 交織過程的實(shí)現(xiàn)

由地址總線address_bus給出連續(xù)的地址0～163，加到模式存儲(chǔ)器pattern的地址輸入端，在讀信號(hào)和時(shí)鐘作用下讀出模式數(shù)據(jù)加入到數(shù)據(jù)選擇器。經(jīng)選擇器輸出加到數(shù)據(jù)存儲(chǔ)器RAM的地址端，在讀信號(hào)和時(shí)鐘作用下讀出數(shù)據(jù)存儲(chǔ)器的數(shù)據(jù)，即可完成交織過程。

4 仿真結(jié)果分析

測試數(shù)據(jù)為0～163連續(xù)的十進(jìn)制數(shù)據(jù)，作為輸入序列加入到交織器的數(shù)據(jù)輸入端，經(jīng)交織器交織后輸出，通過輸出波形圖觀察驗(yàn)證交織器的工作情況。

4.1 信息比特的輸入與存儲(chǔ)

等待交織的信息比特測試數(shù)據(jù)存入到交織器的數(shù)據(jù)存儲(chǔ)器中，這里用十進(jìn)制數(shù)代表二進(jìn)制信息比特，如圖3所示。圖3中add是0～163個(gè)連續(xù)的存儲(chǔ)器地址，add_latch為地址寄存器鎖存信號(hào)。

data_in為輸入的0～163個(gè)待交織的信息比特?cái)?shù)據(jù)，data_latch為數(shù)據(jù)寄存器鎖存信號(hào)。data_write為寫信號(hào)，在時(shí)鐘信號(hào)clk配合下，將連續(xù)的待交織信息比特?cái)?shù)據(jù)依次寫入數(shù)據(jù)存儲(chǔ)器0～163個(gè)存儲(chǔ)單元中。

圖3 交織器數(shù)據(jù)輸入波形圖

4.2 交織器輸出驗(yàn)證

經(jīng)過上一步操作，輸入信息比特?cái)?shù)據(jù)已經(jīng)寫入交織器數(shù)據(jù)存儲(chǔ)器，在此通過輸出操作來驗(yàn)證數(shù)據(jù)存儲(chǔ)是否正確，如圖4所示。add為模式存儲(chǔ)器的連續(xù)地址0～163，read_en為模式存儲(chǔ)器讀出信號(hào)，Y為模式存儲(chǔ)器的輸出，即為交織模式的數(shù)據(jù)。果，也是交織模式的數(shù)據(jù)。

圖4 交織器交織結(jié)果輸出波形圖

Y的輸出數(shù)據(jù)是離散的交織模式數(shù)據(jù)，由add_latch信號(hào)鎖存，作為數(shù)據(jù)存儲(chǔ)器的地址，指向數(shù)據(jù)存儲(chǔ)器離散的存儲(chǔ)單元，當(dāng)clk和οut_en信號(hào)有效時(shí)，data_οut輸出交織結(jié)

5 結(jié)語

交織器是極化碼編碼過程中的重要一環(huán)，它的質(zhì)量直接影響到5G控制信道短碼傳輸效率。通過交織器電路的驗(yàn)證，得到了與交織模式完全一樣的輸出序列信號(hào)，表明交織電路設(shè)計(jì)正確。交織器的設(shè)計(jì)方法及實(shí)現(xiàn)電路，可以滿足信息傳輸?shù)目煽啃院凸ぷ餍实囊蟆?/p>