深亞微米CMOS環(huán)形放大器研究

裴志軍，王雅欣，韓 蕾

（天津職業(yè)技術(shù)師范大學(xué)電子工程學(xué)院，天津 300222）

隨著CMOS 技術(shù)的持續(xù)進(jìn)步，工藝特征尺寸從微米、亞微米發(fā)展到深亞微米、超深亞微米和納米，CMOS 模擬集成電路設(shè)計(jì)方法面臨著愈來(lái)愈嚴(yán)峻的挑戰(zhàn)。由于CMOS 技術(shù)工藝特征尺寸縮小的進(jìn)步主要是針對(duì)高速數(shù)字集成電路的性能進(jìn)行優(yōu)化，這使得在深亞微米及以后CMOS 技術(shù)中，模擬集成電路的設(shè)計(jì)采用傳統(tǒng)電路拓?fù)浣Y(jié)構(gòu)實(shí)現(xiàn)精確、有效的放大器變得越來(lái)越困難[1]。面對(duì)CMOS 技術(shù)節(jié)點(diǎn)的不斷挑戰(zhàn)，研究者們提出了各種解決方法，如數(shù)字校正、增益增強(qiáng)、輸出擺幅增強(qiáng)等技術(shù)。但是，這些技術(shù)所采用的模擬放大器結(jié)構(gòu)大多難于從CMOS 技術(shù)節(jié)點(diǎn)進(jìn)步中受益，因而很難像數(shù)字集成電路那樣隨CMOS 工藝特征尺寸的縮小而獲得性能上的改善[2]。隨著CMOS 技術(shù)的不斷發(fā)展，模擬放大器電路的設(shè)計(jì)也應(yīng)充分利用先進(jìn)CMOS 工藝技術(shù)其潛在的高性能優(yōu)勢(shì)。為此，深亞微米CMOS 模擬集成電路的設(shè)計(jì)方法，可以從高速低功耗的數(shù)字集成電路中進(jìn)行有益的借鑒。近年來(lái)，在深亞微米CMOS 技術(shù)節(jié)點(diǎn)，出現(xiàn)了一種新型的放大器拓?fù)浣Y(jié)構(gòu)，稱為環(huán)形放大器（ring amplifier，RAMP）[3]。環(huán)形放大器的結(jié)構(gòu)與CMOS 環(huán)形震蕩器類似，由具有反饋的三級(jí)CMOS 反相器構(gòu)成。但與環(huán)形振蕩器不同的是，其第二級(jí)反相器被分裂成2 個(gè)信號(hào)路徑，且分別嵌入失調(diào)電壓。另外，第三級(jí)反相器的2 個(gè)MOS 晶體管被偏置在亞閾值區(qū)以便能夠獲得最大輸出級(jí)阻抗。由于具有類似于CMOS 環(huán)形振蕩器的簡(jiǎn)單結(jié)構(gòu)，CMOS 環(huán)形放大器可以較好適應(yīng)CMOS 技術(shù)的發(fā)展，因此在深亞微米模擬放大器電路設(shè)計(jì)中特別具有吸引力。與傳統(tǒng)模擬放大器結(jié)構(gòu)相比較，CMOS 環(huán)形放大器具有諸多優(yōu)點(diǎn)，如具有軌到軌輸出擺幅的有效放大能力，功耗-延時(shí)積性能隨CMOS 技術(shù)節(jié)點(diǎn)的進(jìn)步而有效改善等。CMOS 環(huán)形放大器結(jié)構(gòu)簡(jiǎn)單，也能夠以低功耗獲得高增益，從而在低功耗高能效應(yīng)用中受到研究者的廣泛關(guān)注[4]。為此，本文對(duì)CMOS 環(huán)形放大器的工作機(jī)理及相關(guān)設(shè)計(jì)技術(shù)進(jìn)行分析探討。

1 環(huán)形放大器工作機(jī)理分析

CMOS 集成電路中，由CMOS 反相器構(gòu)成的環(huán)形震蕩器的性能隨CMOS 技術(shù)的進(jìn)步而得到極大的改善，因而通常被工藝制造廠商用作表征特定CMOS 工藝技術(shù)的方法[5]。CMOS 環(huán)形放大器具有與環(huán)形振蕩器相似的簡(jiǎn)單結(jié)構(gòu)，因此也能夠受益于CMOS 工藝技術(shù)的進(jìn)步。一個(gè)三級(jí)CMOS 反相器構(gòu)成的環(huán)形振蕩器如圖1所示。一種基本的CMOS 環(huán)形放大器結(jié)構(gòu)如圖2所示。

圖1 三級(jí)CMOS 反相器構(gòu)成的環(huán)形振蕩器

圖2 基本的CMOS 環(huán)形放大器結(jié)構(gòu)

由圖2可知，環(huán)形放大器本質(zhì)上是將環(huán)形震蕩器分離成2 個(gè)信號(hào)路徑，并且在每一個(gè)信號(hào)路徑嵌入不同的失調(diào)電壓，以便使輸出級(jí)晶體管MCN和MCP偏置于非導(dǎo)通的亞閾值區(qū)，也稱為死區(qū)（dead zone）。環(huán)形放大器輸出到輸入的反饋常采用開(kāi)關(guān)電容電路，如果導(dǎo)致死區(qū)的失調(diào)電壓足夠大，則具有反饋閉環(huán)配置的環(huán)形放大器將經(jīng)歷轉(zhuǎn)換、穩(wěn)定和鎖定死區(qū)3 個(gè)階段過(guò)程，從而由內(nèi)部反饋機(jī)理產(chǎn)生穩(wěn)定，并能夠?qū)⒄袷幤鬓D(zhuǎn)換為放大器，對(duì)信號(hào)進(jìn)行放大。

在圖2中，通過(guò)電容C2和C3的存儲(chǔ)，在環(huán)形放大器的第二級(jí)反相器之前嵌入失調(diào)電壓VOS，從而產(chǎn)生相應(yīng)的死區(qū)。當(dāng)環(huán)形放大器穩(wěn)定且鎖定時(shí)工作于放大狀態(tài)，與死區(qū)相對(duì)應(yīng)的任何輸入可以看作環(huán)形放大器的穩(wěn)態(tài)解，并且與死區(qū)相應(yīng)的輸入還決定著環(huán)形放大器的整體精度[3]，其中死區(qū)電壓VDZ=2VOS。

采用環(huán)形放大器進(jìn)行放大時(shí)所經(jīng)歷的3 個(gè)工作階段如圖3所示。

圖3 環(huán)形放大器的3 個(gè)工作階段

其中，采用在輸入端VIN處觀測(cè)反饋信號(hào)的幅度，而輸出端VOUT處的信號(hào)是VIN處信號(hào)的放大、移位。顯然，在0 ns～2 ns 的初始階段，環(huán)形放大器朝著死區(qū)方向快速轉(zhuǎn)換。然后，在2 ns ～14 ns 期間，環(huán)形放大器圍繞著死區(qū)震蕩，并逐漸趨向于穩(wěn)定。最終在約15 ns時(shí)，隨著輸出級(jí)晶體管MCP和MCN都截止，環(huán)形放大器到達(dá)一個(gè)死區(qū)內(nèi)的穩(wěn)態(tài)解且保持鎖定。

在初始轉(zhuǎn)換階段，環(huán)形放大器前二級(jí)的工作方式類似于雙向比較器，根據(jù)輸入信號(hào)的采樣值相應(yīng)地選擇輸出級(jí)的一個(gè)晶體管MCN或MCP來(lái)處理信號(hào)，于是所選擇的輸出級(jí)晶體管則作為偏置電流源對(duì)輸出負(fù)載電容進(jìn)行充電或放電，從而進(jìn)行轉(zhuǎn)換。當(dāng)輸入信號(hào)低于該雙向比較器的參考閾值時(shí)，相應(yīng)的晶體管偏置電流源則關(guān)斷，轉(zhuǎn)換階段結(jié)束。但是，由于比較器存在時(shí)間延遲，將產(chǎn)生超過(guò)比較器閾值的一定量的過(guò)沖。因此，在初始轉(zhuǎn)換階段后，環(huán)形放大器將開(kāi)始圍繞著設(shè)置目標(biāo)值震蕩。此時(shí)，若不存在相應(yīng)的死區(qū)，則這種環(huán)形放大結(jié)構(gòu)在功能上與反相器構(gòu)成的環(huán)形震蕩器相同，將連續(xù)無(wú)限地震蕩。然而，隨著死區(qū)的逐漸增大，該環(huán)形放大器最終將到達(dá)穩(wěn)定狀態(tài)。如果將死區(qū)進(jìn)一步增大，則穩(wěn)定所要求的時(shí)間可以極大減小。在實(shí)際設(shè)計(jì)中，往往希望環(huán)形放大器能夠在1 個(gè)或2個(gè)震蕩周期內(nèi)穩(wěn)定。環(huán)形放大器的穩(wěn)定過(guò)程，本質(zhì)上是在每一個(gè)連續(xù)的震蕩周期，施加于輸出級(jí)晶體管MCN和MCP的過(guò)驅(qū)動(dòng)電壓峰值逐步減小，從圖3可知，VBP和VBN的信號(hào)峰值幅度逐次變化情況。為了能夠觸發(fā)這種過(guò)驅(qū)動(dòng)逐次減小效應(yīng)，輸入信號(hào)應(yīng)滿足下式：

式中：VIN為輸入峰值-峰值幅度；A1、A2分別為第一、二級(jí)反相器的有效增益，具有負(fù)值；VDD為電源電壓；VSS為參考地電壓；VDZ為死區(qū)電壓。

該過(guò)驅(qū)動(dòng)逐次減小效應(yīng)從概念上也可理解為環(huán)形放大器的輸出端極點(diǎn)相應(yīng)頻率的動(dòng)態(tài)調(diào)整。輸出級(jí)的過(guò)驅(qū)動(dòng)減小所引起的輸出電流下降將導(dǎo)致環(huán)形放大器的輸出阻抗增加，從而使得輸出阻抗和負(fù)載電容構(gòu)成的輸出極點(diǎn)趨向更低頻率。隨著連續(xù)震蕩周期中過(guò)驅(qū)動(dòng)逐次減少效應(yīng)的增強(qiáng)，輸出極點(diǎn)逐次趨向于越來(lái)越低的頻率。當(dāng)環(huán)形放大器鎖定在死區(qū)時(shí)，輸出晶體管截止，輸出阻抗將變得無(wú)窮大，則輸出極點(diǎn)位于直流頻率。

通過(guò)分析，環(huán)形放大器的穩(wěn)定性準(zhǔn)則可表示為[3]：

式中：td為延遲時(shí)間；COUT為輸出負(fù)載電容；IRAMP為負(fù)載驅(qū)動(dòng)電流；Ψ 為與過(guò)驅(qū)動(dòng)相關(guān)的尺度因子。

從式（2）可以看出，環(huán)形放大器的設(shè)計(jì)在精度、速度和功耗之間存在著折中。為了增加速度，可以通過(guò)增大電流IRAMP來(lái)增加初始轉(zhuǎn)換速率，然而這需要增加相應(yīng)的死區(qū)電壓VDZ，從而降低精度。減小穩(wěn)定所要求的時(shí)間，td也可以增加速度，但相應(yīng)的功耗將增加。相似地，若通過(guò)減小VDZ來(lái)增加精度，則必須相應(yīng)地減小IRAMP而使速度降低或者減小td來(lái)增加相應(yīng)功耗。在環(huán)形放大器工作過(guò)程中，反相器有效增益的動(dòng)態(tài)調(diào)整能夠有效改善速度、精度和功耗之間的設(shè)計(jì)折中。

在前文中將環(huán)形放大器的穩(wěn)態(tài)條件考慮為輸出級(jí)晶體管均完全截止，從而穩(wěn)定鎖定死區(qū)。然而，如果進(jìn)一步考慮到上述輸出極點(diǎn)的動(dòng)態(tài)調(diào)整，環(huán)形放大器可以從輸出極點(diǎn)的低頻位置到直流的頻率范圍內(nèi)穩(wěn)定。實(shí)際上往往會(huì)存在一定的概率，環(huán)形放大器碰巧穩(wěn)定在死區(qū)的邊緣。如果這種情況發(fā)生，其中1 個(gè)輸出級(jí)晶體管仍然有小量的電流而不截止。因此，除了2個(gè)輸出級(jí)晶體管都截止的死區(qū)外，還存在著邊界弱區(qū)（weak zone），使輸出極點(diǎn)相應(yīng)頻率位置足夠低而產(chǎn)生穩(wěn)定。這種穩(wěn)定的邊界弱區(qū)的存在可以從輸出電流IOUT相對(duì)于輸入電壓VIN的直流掃描分析中觀察，死區(qū)附近的輸入相關(guān)特性如圖4所示。死區(qū)邊界弱區(qū)的存在有助于改善對(duì)于環(huán)形放大器工作時(shí)的精度。

圖4 死區(qū)附近的輸入相關(guān)特性

2 CMOS環(huán)形放大器結(jié)構(gòu)

在環(huán)形放大器設(shè)計(jì)中，雖然在電路結(jié)構(gòu)的位置上如何嵌入產(chǎn)生死區(qū)的失調(diào)存在著多種選擇，但圖2中所示的方法具有諸多優(yōu)點(diǎn)。首先，采用電容嵌入失調(diào)可以精確地設(shè)置產(chǎn)生死區(qū)的失調(diào)電壓值。然后，通過(guò)在第二級(jí)反相器前嵌入失調(diào)易于獲得穩(wěn)定性。最后，在第一級(jí)增益后嵌入失調(diào)能夠產(chǎn)生與較小輸入相適應(yīng)的死區(qū)，從而獲得期望的精度，同時(shí)也能夠使嵌入的失調(diào)足夠大，以便于采用可調(diào)整參考電壓源。基于CMOS 反相器，一個(gè)基本的CMOS 環(huán)形放大器結(jié)構(gòu)如圖5所示。

圖5 基本的CMOS 環(huán)形放大器結(jié)構(gòu)

與CMOS 環(huán)形震蕩器不同，在CMOS 環(huán)形放大器中，第三級(jí)反相器的PMOS 晶體管MCP和NMOS 晶體管MCN的輸入端信號(hào)路徑被分離成2 個(gè)不同的信號(hào)路徑。這使得輸出級(jí)的上拉PMOS 晶體管和下拉NMOS晶體管能夠被分別偏置為不同的直流偏壓，因此使得輸出級(jí)的2 個(gè)晶體管都可以工作在亞閾值區(qū)。將輸出級(jí)晶體管偏置在亞閾值區(qū)不僅有益于減小電路功耗，而且對(duì)于閉環(huán)配置的環(huán)形放大器的穩(wěn)定性也至關(guān)重要。該CMOS 環(huán)形放大器電路結(jié)構(gòu)中，死區(qū)電壓VDZ由嵌入直流偏壓VRN和VRP確定。為了使環(huán)形放大器穩(wěn)定，死區(qū)電壓應(yīng)滿足：

式中：A2為第二級(jí)CMOS 反相器級(jí)的電壓增益；VTN、VTP分別為輸出級(jí)NMOS 和PMOS 晶體管的閾值電壓。

除了失調(diào)直流偏置電壓，對(duì)于環(huán)形放大器的穩(wěn)定工作也應(yīng)當(dāng)考慮輸入信號(hào)范圍。為了使環(huán)形放大器穩(wěn)定工作，如前所述，輸入交流信號(hào)幅度應(yīng)當(dāng)滿足一定條件要求。當(dāng)環(huán)形放大器電路能夠滿足穩(wěn)定性準(zhǔn)則，則環(huán)形放大器的時(shí)間域響應(yīng)將經(jīng)歷初始轉(zhuǎn)換、穩(wěn)定和鎖定信號(hào)放大階段過(guò)程。

3 閉環(huán)配置CMOS環(huán)形放大器設(shè)計(jì)

模擬集成電路中放大級(jí)電路的設(shè)計(jì)，若采用傳統(tǒng)有源負(fù)載共源放大器結(jié)構(gòu)，則信號(hào)僅驅(qū)動(dòng)1 個(gè)晶體管，而采用CMOS 環(huán)形放大器結(jié)構(gòu)，則與靜態(tài)CMOS 邏輯門工作類似，NMOS 和PMOS 晶體管對(duì)推挽工作。典型的CMOS 反相器的電壓轉(zhuǎn)移特性曲線如圖6所示，需要強(qiáng)調(diào)的是應(yīng)正確設(shè)計(jì)優(yōu)化晶體管的尺寸，使邏輯閾值VM近似位于0.5VDD附近，以便能使線性區(qū)最大化。

圖6 CMOS 反相器的電壓轉(zhuǎn)移特性曲線

對(duì)于CMOS 環(huán)形放大器的設(shè)計(jì)，首先需要確定各級(jí)CMOS 反相器的增益分配。因?yàn)槊恳患?jí)增益都影響著環(huán)形放大器的噪聲性能，因此恰當(dāng)?shù)胤峙涿恳患?jí)增益顯得非常重要。環(huán)形放大器的整體噪聲系數(shù)（noise figure）可表示為：

式中：F1、F2、F3分別為三級(jí) CMOS 反相器級(jí)的噪聲系數(shù)。

可見(jiàn)，對(duì)于給定的增益要求，第一級(jí)分配最高增益將有助于有效減小環(huán)形放大器的噪聲系數(shù)。因此，第一級(jí)反相器的晶體管應(yīng)當(dāng)設(shè)計(jì)為較大尺寸以獲得高增益。第二級(jí)反相器的直流偏置電壓決定了第三級(jí)反相器的直流偏壓，從圖5可知，失調(diào)電壓VRN和VRP通過(guò)第二級(jí)反相器而產(chǎn)生輸出級(jí)PMOS 晶體管的直流偏壓和NMOS 晶體管的直流偏壓，這對(duì)于閉環(huán)配置的環(huán)形放大器的穩(wěn)定性至關(guān)重要。減小第二級(jí)反相器增益有助于穩(wěn)定輸出級(jí)晶體管的直流偏壓，因而第二級(jí)反相器的晶體管應(yīng)當(dāng)設(shè)計(jì)為較小尺寸。第三級(jí)反相器的晶體管尺寸的設(shè)計(jì)不僅影響著CMOS 環(huán)形放大器的整個(gè)增益，也影響著穩(wěn)定性。第三級(jí)反相器的晶體管應(yīng)被偏置工作于亞閾值區(qū)，選擇適當(dāng)晶體管尺寸使具有最大閾值，將導(dǎo)致較大死區(qū)，從而減弱穩(wěn)定性對(duì)輸出級(jí)晶體管偏壓變化的依賴性。第三級(jí)反相器對(duì)閉環(huán)配置環(huán)形放大器非常重要，設(shè)計(jì)中也應(yīng)當(dāng)考慮閉環(huán)配置中反饋電容的電荷共享效應(yīng)。

穩(wěn)定性在CMOS 環(huán)形放大器設(shè)計(jì)中也需要重點(diǎn)考慮。閉環(huán)配置環(huán)形放大器的穩(wěn)定性不僅與三級(jí)反相器相關(guān)，也與反饋因子密切相關(guān)。在閉環(huán)配置開(kāi)關(guān)電容環(huán)形放大器結(jié)構(gòu)中，反饋因子表示為：

式中：Cin為輸入電容；Cf為反饋電容。

為了獲得較高的閉環(huán)增益，反饋電容應(yīng)盡可能小。然而，環(huán)形放大器輸出端極點(diǎn)也與反饋電容相關(guān)，因此反饋電容的值也應(yīng)當(dāng)盡可能大, 以使環(huán)形放大器穩(wěn)定工作。在閉環(huán)配置環(huán)形放大器中，通常由三級(jí)反相器獲得的高開(kāi)環(huán)增益，可使反相器級(jí)對(duì)閉環(huán)增益和穩(wěn)定性的影響不顯著。另外，在該開(kāi)關(guān)電容環(huán)形放大電路中，除與輸入端連接的開(kāi)關(guān)外，其他開(kāi)關(guān)皆不在信號(hào)傳輸路徑中，因此開(kāi)關(guān)可采用簡(jiǎn)單的最小尺寸NMOS 晶體管。

在實(shí)際應(yīng)用中，上述單端輸入、單端輸出的CMOS 環(huán)形放大器結(jié)構(gòu)往往難于滿足模擬集成電路中信號(hào)差分處理的要求。采用2 個(gè)環(huán)形放大器構(gòu)成的偽差分放大器結(jié)構(gòu)雖然可以對(duì)差分信號(hào)進(jìn)行處理，但所獲得的共模抑制比（common mode rejection ratio，CMRR）較低。若信號(hào)處理采用浮動(dòng)采樣方法，可以消除偽差分放大器結(jié)構(gòu)所需要附加的共模反饋電路，偽差分浮動(dòng)采樣環(huán)形放大器如圖7中所示，在1.5 b MDAC 應(yīng)用中采用了偽差分浮動(dòng)采樣環(huán)形放大器結(jié)構(gòu)[3]。

圖7 偽差分浮動(dòng)采樣環(huán)形放大器

4 技術(shù)挑戰(zhàn)

CMOS 環(huán)形放大器結(jié)構(gòu)能夠充分受益于CMOS 工藝技術(shù)的進(jìn)步。隨著CMOS 工藝特征尺寸的減小，CMOS反相器的功耗-延遲積近似線性下降[6]，使得CMOS 環(huán)形放大器中三級(jí)反相器的傳輸延遲也可隨CMOS 工藝技術(shù)的進(jìn)步而有效改善。通過(guò)對(duì)環(huán)形放大器穩(wěn)定性準(zhǔn)則的分析可知，傳輸延遲的減小可以有效改善環(huán)形放大器速度和精度。此外，CMOS 環(huán)形放大器結(jié)構(gòu)中，前2 級(jí)反相器的增益，以及輸出級(jí)晶體管MCN和MCP的器件增益也將受CMOS 技術(shù)進(jìn)步的影響，但是隨著工藝特征尺寸的減小仍然能夠維持足夠的反相器增益。雖然在22 nm CMOS 工藝技術(shù)節(jié)點(diǎn)，平面晶體管器件將面臨挑戰(zhàn)，環(huán)形放大器結(jié)構(gòu)中基于平面晶體管的反相器將難于維持足夠增益。但在亞32 nm CMOS 工藝節(jié)點(diǎn)，可以采用新技術(shù)，如FinFET 器件或絕緣硅（silicon-on-insulator，SOI），這將更好地控制短溝道效應(yīng)[7]，可以為實(shí)際的環(huán)形放大器應(yīng)用提供足夠的固有器件增益。

雖然上述CMOS 環(huán)形放大器結(jié)構(gòu)具有諸多優(yōu)點(diǎn)，但偏置電壓必須設(shè)置在一個(gè)較小的窗口范圍。在實(shí)際模擬集成電路應(yīng)用中考慮工藝變化和電源電壓變化影響時(shí)，一方面，若過(guò)驅(qū)動(dòng)電壓太高，輸出級(jí)的輸出阻抗不足夠大，則可能引起震蕩；另一方面，如果過(guò)驅(qū)動(dòng)電壓太低，第二級(jí)反相器工作在線性區(qū)，則可能導(dǎo)致較低的三級(jí)反相器增益。自偏置的環(huán)形放大器如圖8所示。從圖8可以看出，自偏置的環(huán)形放大器結(jié)構(gòu)受工藝和電源電壓變化的影響較小[8]。第二級(jí)采用單個(gè)自偏壓直流耦合CMOS 反相器代替2個(gè)交流耦合的第二級(jí)反相器，并且消除了2 個(gè)外部偏壓和相應(yīng)的開(kāi)關(guān)。第三級(jí)反相器采用高閾值電壓器件，對(duì)于給定的柵源電壓，能夠提供更高的輸出阻抗。工作時(shí)，位于第二級(jí)反相器晶體管漏端的電阻可動(dòng)態(tài)偏置輸出級(jí)晶體管的柵電壓。該電阻偏置失調(diào)方法，可以使失調(diào)跟蹤電源電壓的變化。當(dāng)環(huán)形放大器經(jīng)歷轉(zhuǎn)換時(shí)，這種動(dòng)態(tài)偏壓能夠有效驅(qū)動(dòng)后級(jí)晶體管，并且當(dāng)輸入端接近虛地時(shí)，所提供失調(diào)電壓使輸出級(jí)晶體管工作在深亞閾值區(qū)。在第一級(jí)反相器中，為了對(duì)噪聲和功耗進(jìn)行優(yōu)化，通過(guò)一個(gè)二極管連接的晶體管MNR 降低了晶體管MP1和MN1構(gòu)成的反相器的有效電源電壓。而反相器電源電壓的減小將能夠使晶體管MP1和MN1采用更大尺寸寬長(zhǎng)比W/L，從而對(duì)于給定電流可以獲得更高夸導(dǎo)，因此引起更低熱噪聲而不增加靜態(tài)功耗。

圖8 自偏置的環(huán)形放大器

在自偏置環(huán)形放大器結(jié)構(gòu)基礎(chǔ)上，通過(guò)改進(jìn)可構(gòu)成適合于流水線模數(shù)轉(zhuǎn)換器應(yīng)用的全差分環(huán)形放大器[9]。另外，將自偏置環(huán)形放大器第二級(jí)的電阻RB用類似CMOS 邏輯開(kāi)關(guān)的 APCMOS（anti-parallelarrangement of CMOS transistors）結(jié)構(gòu)替代，則在改善失調(diào)電壓調(diào)整性的同時(shí)，增加了環(huán)形放大器的可控性，并且在此基礎(chǔ)上通過(guò)對(duì)第一級(jí)和輸出級(jí)進(jìn)一步優(yōu)化，可使環(huán)形放大器在高速高精度的流水線模數(shù)轉(zhuǎn)換器應(yīng)用中表現(xiàn)出巨大潛力[10]。

5 結(jié) 語(yǔ)

在模擬集成電路設(shè)計(jì)中，與傳統(tǒng)放大器結(jié)構(gòu)相比較，CMOS 環(huán)形放大器在深亞微米CMOS 技術(shù)具有獨(dú)特優(yōu)勢(shì)。CMOS 環(huán)形放大器結(jié)構(gòu)源于環(huán)形振蕩器，并且能夠充分受益于CMOS 技術(shù)的不斷進(jìn)步。環(huán)形放大器將環(huán)形振蕩器分離成2 個(gè)嵌入不同失調(diào)的信號(hào)路徑，由反相器、電容和開(kāi)關(guān)構(gòu)成，結(jié)構(gòu)簡(jiǎn)單且能夠以低功耗獲得高增益。CMOS 環(huán)形放大器以數(shù)字開(kāi)關(guān)電源方式有效驅(qū)動(dòng)大電容負(fù)載，這種高度數(shù)字化的開(kāi)關(guān)行為，使得CMOS 環(huán)形放大器的功耗-延遲積性能可以隨CMOS 技術(shù)的持續(xù)進(jìn)步而有效改善。模擬集成電路中需要對(duì)信號(hào)差分處理，采用2 個(gè)單端輸入、單端輸出的環(huán)形放大器構(gòu)成的偽差分放大器結(jié)構(gòu)雖然可以處理差分信號(hào)，但共模抑制比較低。而采用浮動(dòng)采樣方法的偽差分環(huán)形放大器結(jié)構(gòu)可以消除所需要的附加共模反饋電路。當(dāng)然，也應(yīng)存在許多其他可行的環(huán)形放大器結(jié)構(gòu)以滿足不同應(yīng)用的需要，如自偏置環(huán)形放大器、高速高精確環(huán)形放大器等。在CMOS 環(huán)形放大器設(shè)計(jì)中精度、速度和功耗是選擇滿足應(yīng)用所需要最優(yōu)結(jié)構(gòu)的重要因素。