基于FPGA的交通控制燈設(shè)計(jì)

郭昭利 張哲 曾健 王彥博 段品凡 王穎

摘要：為實(shí)現(xiàn)智能交通控制燈的功能，以FPGA應(yīng)用設(shè)計(jì)為基礎(chǔ)，使用Verilog HDL 語(yǔ)言編寫(xiě)并且使用Quartus Ⅱ進(jìn)行仿真。本設(shè)計(jì)包含主控模塊、電源模塊、時(shí)鐘模塊、LED顯示模塊，實(shí)現(xiàn)設(shè)計(jì)功能且驗(yàn)收效果良好。

關(guān)鍵詞：FPGA；Verilog；Quartus Ⅱ

中圖分類(lèi)號(hào)：TP311 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1009-3044（2019）06-0252-01

在當(dāng)今社會(huì)上，車(chē)流量的高速增長(zhǎng)，加重了交通安全事故的發(fā)生，人、車(chē)、路三者之間的協(xié)調(diào)關(guān)系成為交通部門(mén)首要難題。而一個(gè)智能控制的交通燈能有效地控制車(chē)流量，減少交通事故的發(fā)生。

1 原理

1.1 FPGA簡(jiǎn)介

FPGA（Field-Programmable Gate Array），即現(xiàn)場(chǎng)可編程門(mén)陣列，它于80年代中期Xilinx推出，是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。FPGA是作為專(zhuān)用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。FPGA以并行運(yùn)算為主，以硬件描述語(yǔ)言來(lái)實(shí)現(xiàn)；相比于PC或單片機(jī)（無(wú)論是馮諾依曼結(jié)構(gòu)還是哈佛結(jié)構(gòu)）的順序操作有很大區(qū)別，F(xiàn)PGA開(kāi)發(fā)需要從頂層設(shè)計(jì)、模塊分層、邏輯實(shí)現(xiàn)、軟硬件調(diào)試等多方面著手。

1.2 主控模塊介紹

主控模塊使用Verilog HDL 語(yǔ)言編寫(xiě)，并用Quartus Ⅱ仿真，模擬交通十字路口的紅綠燈使用情況。

2 總體設(shè)計(jì)

3 仿真

主控模塊為整個(gè)設(shè)計(jì)的核心，其仿真圖如下：

上圖CPA為分頻器輸出1秒的時(shí)鐘脈沖，CPB在5個(gè)時(shí)鐘脈沖后置1，并累加一次。此時(shí)執(zhí)行狀態(tài)0：R2、G1為1，其他為0，持續(xù)4個(gè)CPB脈沖；當(dāng)CPB第5個(gè)脈沖來(lái)臨時(shí)，執(zhí)行狀態(tài)1：R2為1，G1閃爍，其他為0，持續(xù)1個(gè)CPB脈沖；當(dāng)CPB第6個(gè)脈沖來(lái)到，執(zhí)行狀態(tài)2：R2、Y1為1，其他為0，持續(xù)1個(gè)CPB脈沖；當(dāng)CPB第7個(gè)脈沖來(lái)到，執(zhí)行狀態(tài)3：G2、R1為1，其他為0，持續(xù)4個(gè)CPB脈沖；當(dāng)CPB第11個(gè)脈沖來(lái)到時(shí)，執(zhí)行狀態(tài)4：R1為1，G2閃爍，其他為0，持續(xù)1個(gè)CPB脈沖；當(dāng)CPB第12個(gè)脈沖來(lái)臨時(shí)，執(zhí)行狀態(tài)5：Y2、R1為1，其他為0，持續(xù)1個(gè)CPB脈沖，后返回狀態(tài)1重復(fù)執(zhí)行。

4 驗(yàn)收

根據(jù)設(shè)計(jì)要求交通控制系統(tǒng)的各個(gè)干道都有紅綠黃三色指示燈，并實(shí)現(xiàn)其交替閃爍，其中東西方向干道用R1、Y1、G1示意，南北方向干道用R2、Y2、G2示意驗(yàn)收表如下：

5 總結(jié)

本設(shè)計(jì)采用Verilog HDL 語(yǔ)言編寫(xiě)，進(jìn)行分層設(shè)計(jì)，實(shí)現(xiàn)紅綠黃三種指示燈的交替點(diǎn)亮。通過(guò)本次的學(xué)習(xí)我進(jìn)一步加深了對(duì)電子產(chǎn)品設(shè)計(jì)的了解。并能夠較為熟練地對(duì)QuartusII軟件進(jìn)行操作。在編寫(xiě)程序的過(guò)程中，雖然遇到了很多問(wèn)題，但通過(guò)與同學(xué)探討和請(qǐng)教老師，最終成功地把問(wèn)題都解決了，并加深了對(duì)交通燈原理和設(shè)計(jì)思路的認(rèn)知。同時(shí)也掌握了做課程設(shè)計(jì)的一般流程，為以后的設(shè)計(jì)積累了一定的經(jīng)驗(yàn)?？傊ㄟ^(guò)本次的設(shè)計(jì)，較系統(tǒng)地了解EDA技術(shù)，收獲頗大，對(duì)軟件編程、調(diào)試排錯(cuò)及相關(guān)儀器設(shè)備的使用等方面得到較全面的鍛煉與提高。

參考文獻(xiàn)：

[1] 陳賾，鄒道勝，朱如琪.CPLD/FPGA與ASIC設(shè)計(jì)實(shí)踐教程[M].2版.北京：科學(xué)出版社，2010.

[2] 蔣小燕，俞偉鈞，張立臣.EDA技術(shù)及VHDL[M].南京：東南大學(xué)出版社，2008.

[3] 吳延海.EDA技術(shù)及應(yīng)用[M].陜西：西安電子科技大學(xué)出版社，2012.

【通聯(lián)編輯：唐一東】