集成電路ESD 防護(hù)關(guān)鍵技術(shù)探討

羅昱文，張靜雅

（1.重慶文理學(xué)院，重慶 402160；2.皖西學(xué)院，安徽六安 237000）

0 引言

近年國(guó)內(nèi)“集成電路技術(shù)”快速發(fā)展，開(kāi)始向智能化領(lǐng)域過(guò)渡。借助集成電路生產(chǎn)機(jī)械體積的縮小，向“微小型”方向過(guò)渡。但是集成電路在運(yùn)行的過(guò)程中，有較多弊端，其中最凸顯的問(wèn)題是“靜電放電”，其對(duì)集成電路正常運(yùn)行具備消極影響，因此，需要在應(yīng)用集成電路時(shí)，針對(duì)靜電放電問(wèn)題，探究有效的處理方法，下面將對(duì)ESD 技術(shù)分析探究。

1 ESD 現(xiàn)象成因

集成電路存在“靜電放電”的問(wèn)題，主要原因是機(jī)理較簡(jiǎn)單。通常情況下，當(dāng)集成電路在工作的過(guò)程中，會(huì)產(chǎn)生各種吸引力，同時(shí)在集成電路中，物質(zhì)之間或者觸碰外界事物時(shí)也有產(chǎn)生大量的電荷。電荷中的電量較大，若系統(tǒng)設(shè)備不能在短時(shí)間內(nèi)進(jìn)行中和，則有較大的可能使電荷數(shù)量增加。從而致使集成電路會(huì)形成高壓環(huán)境，產(chǎn)生“靜電放電”現(xiàn)象?！办o電放電”在生產(chǎn)階段，有很多因素會(huì)直接或間接影響摩擦電荷。并且會(huì)對(duì)帶電設(shè)備的摩擦速度、環(huán)境濕度產(chǎn)生影響，上述這些情況都會(huì)直接導(dǎo)致引發(fā)靜電放電。當(dāng)集成電路內(nèi)部沒(méi)有帶電被放在靜電場(chǎng)中，周?chē)o電場(chǎng)會(huì)波及導(dǎo)電物體，基于這種情況，集成電路中的移動(dòng)電荷會(huì)產(chǎn)生分離現(xiàn)象。當(dāng)集成電路和導(dǎo)電體發(fā)生觸碰后，則直接導(dǎo)致集成電路受到高電流影響，導(dǎo)致集成電路持續(xù)處在充電的過(guò)程中，靜電放電可受到多種因素影響，其中“電流脈沖”產(chǎn)生的時(shí)間及強(qiáng)度最為突出，除此之外，集成電路中的環(huán)境、電壓也會(huì)受到“靜電放電”作用和影響。

2 ESD 防護(hù)器件

2.1 電阻設(shè)備

電阻在集成電路中，是“靜電放電”的主要防護(hù)器件，當(dāng)集成電路持續(xù)保持在生產(chǎn)階段，則會(huì)應(yīng)用大量電阻，這種電阻被稱之為“無(wú)源器件”，可應(yīng)用在集成電路中可以更好的控制靜電和放電問(wèn)題。除此之外，系統(tǒng)與N 型線電阻中產(chǎn)生的電流大小沒(méi)有顯著差異。因此針對(duì)這種情況，設(shè)計(jì)者會(huì)使用N 型線電阻。當(dāng)集成電路運(yùn)行正常而電場(chǎng)發(fā)生弱化，則需要重點(diǎn)考慮電流和電場(chǎng)強(qiáng)度之間的聯(lián)系。

2.2 二極管

集成電路中除電阻最為常見(jiàn)，二極管也是使用概率較高的器件。二極管是一種“電壓鉗位器件”，結(jié)構(gòu)比較簡(jiǎn)單。二極管在運(yùn)行時(shí)，可以表現(xiàn)出自身不具備的回智特點(diǎn)，因此有較好的防護(hù)作用。應(yīng)用二極管構(gòu)建的防護(hù)網(wǎng)絡(luò)，更具有安全性和嚴(yán)密性，故此在使用的過(guò)程中可以表現(xiàn)出良好的使用效果。以二極管產(chǎn)生的防護(hù)技術(shù)作為出發(fā)點(diǎn)，在集成電路應(yīng)用二極管的過(guò)程中，通常情況下二級(jí)管電路是0.8 V，這種特點(diǎn)可以讓二級(jí)管有效緩解集成電路“靜電放電”問(wèn)題，但是需要高度重視的是，集成電路在應(yīng)用二極管時(shí)也表現(xiàn)出負(fù)面影響。二極管自身有擊穿電壓性能，并且自身防護(hù)能力較弱，在實(shí)際應(yīng)用的過(guò)程中，為保證集成電路運(yùn)行時(shí)保持安全性、穩(wěn)定性，在應(yīng)用二極管時(shí)必須保證二極管的積極效果，并且要有效控制二極管帶來(lái)的負(fù)面影響。

2.3 NPN 晶體管

集成電路中除電阻和二極管，還有NPN 晶體管，這是一種正方向和反方向同時(shí)安置NPN 結(jié)的防護(hù)器件，這一特點(diǎn)會(huì)導(dǎo)致集成電路在運(yùn)行時(shí)，正方向NPN 結(jié)可能讓反方向的NPN 結(jié)出現(xiàn)“載流子”，其中載流子會(huì)對(duì)反方向的NPN 結(jié)帶來(lái)影響。同時(shí)正方向的NPN 結(jié)的作用，反方向的NPN 結(jié)周?chē)鷷?huì)聚焦更多的載流子，導(dǎo)致載流子濃度逐漸增加。因此，雙極在集體管內(nèi)部，電路會(huì)逐漸提升，起到維護(hù)集成電路內(nèi)部器件的積極作用。

3 ESD 防護(hù)分析

3.1 SCR 防護(hù)技術(shù)

集成電路防護(hù)靜電放電時(shí)，晶閘管被廣泛應(yīng)用。在實(shí)際應(yīng)用的過(guò)程中，想要讓集成電路利用閘管達(dá)到靜電放電降低的目的，一般情況下，都會(huì)使用便于操作的硅晶閘管。晶閘管中有“N 型阱電阻”和“P 型阱電阻”，該電阻注入?yún)^(qū)域存在明顯差別。N 型阱電阻N+和P+可進(jìn)入“陽(yáng)極端口”，但是P 型阱電阻可注入“陰極端口”，這兩種特性可以讓晶閘管維護(hù)靜電放電時(shí)發(fā)揮較好的作用，因此，可以被有效使用。從晶閘管結(jié)構(gòu)分析，當(dāng)維護(hù)集成電路中的靜電放電時(shí)，應(yīng)用的防護(hù)技術(shù)主要有兩種電阻和兩種三極管，這樣的組成便于提升晶閘管防護(hù)效果，防止對(duì)“集成電路”正常運(yùn)行帶來(lái)負(fù)面影響。當(dāng)通過(guò)硅晶管防護(hù)集成電路時(shí)，集成電路被稱為“兩端器件”，因此晶閘管會(huì)與集成電路相連接。為使晶閘管充分發(fā)揮防護(hù)靜電放電作用，會(huì)將晶閘管中的P-well 和陰極相銜接，但N-well 和陽(yáng)極相銜接。因此當(dāng)在P-well 和陰極相銜接的時(shí)期與NPN 相連接，則利用可控硅維護(hù)集成電路。

3.2 版圖設(shè)計(jì)

通常情況下，“熱實(shí)效形式”和“電實(shí)效形式”是集成電路被損壞的兩種主要靜電放電表現(xiàn)形式。當(dāng)流向芯片內(nèi)部的電流強(qiáng)度超過(guò)預(yù)定范圍，芯片則聚集較大的熱量，當(dāng)芯片實(shí)際空間范圍較小時(shí)，則導(dǎo)致熱量聚集的問(wèn)題會(huì)更加凸顯。因此由于熱量快速聚集導(dǎo)致芯片的溫度升高，致使芯片損壞。由熱實(shí)效致使芯片損壞的區(qū)域主要包括擴(kuò)散電阻和互聯(lián)線。芯片中的實(shí)效區(qū)并沒(méi)有受到電路的有效保護(hù)，或者電路在保護(hù)的過(guò)程中沒(méi)有起到太大的作用，致使芯片受到“ESD 電高壓”影響。在設(shè)計(jì)布局的過(guò)程中，應(yīng)將“ESD 版圖”當(dāng)作“對(duì)稱布置”的優(yōu)化思路。針對(duì)同種類型的管腳，應(yīng)實(shí)施相同的“ESD 防護(hù)電路”設(shè)計(jì)，使設(shè)備的密度具備持續(xù)性、合理性優(yōu)勢(shì)。

在設(shè)計(jì)互聯(lián)線布置時(shí)，必須嚴(yán)格控制互聯(lián)線中產(chǎn)生的寄生電阻。當(dāng)二極管中的“ESD 防護(hù)器件”融合叉指結(jié)構(gòu)時(shí)，可以從源頭延長(zhǎng)周長(zhǎng)。在布設(shè)“GGNMOS”及“GDPMOS”設(shè)備時(shí)，也可以適當(dāng)借助叉指結(jié)構(gòu)，但需要在引用的過(guò)程中高度重視叉指的寬度、長(zhǎng)度。確保叉指的寬度和長(zhǎng)度控制在規(guī)定范圍內(nèi)。

3.3 全芯片設(shè)計(jì)

通過(guò)分析集成電路中“ESD 現(xiàn)象”了解到，“ESD 現(xiàn)象”可以對(duì)“集成電路”帶來(lái)不良影響，并且可能會(huì)損害其內(nèi)部結(jié)構(gòu)，為使“ESD 現(xiàn)象”達(dá)到預(yù)期目標(biāo)，可以將PAD 及ESD 布置在同一個(gè)位置，但是在提升集成電路防護(hù)能力的同時(shí)，可能對(duì)電路產(chǎn)生嚴(yán)重影響，因此，全芯片防護(hù)技術(shù)被廣泛普及應(yīng)用。技術(shù)人員在使用全芯片“防護(hù)技術(shù)”的過(guò)程中，會(huì)應(yīng)用“Power clamp”，這種技術(shù)在VSS 和VDD 中會(huì)具有理想的使用成效?；诩呻娐番F(xiàn)狀，將“防護(hù)電路”分為靜態(tài)和動(dòng)態(tài)兩種。站在集成電路角度分析，動(dòng)態(tài)電阻可以提供相對(duì)穩(wěn)定線路，當(dāng)“集成電路”中的實(shí)際電壓超過(guò)預(yù)期電壓時(shí)，動(dòng)態(tài)電路可以被疏通。另外靜態(tài)可以將電流作為主要釋放渠道，SCR 電路在維護(hù)二極管的過(guò)程中，可能會(huì)受到觸發(fā)影響，在動(dòng)態(tài)靜電中，二級(jí)管與SCR 電路比較普遍。動(dòng)態(tài)電路在“全芯片”影響下，可更高達(dá)到防護(hù)效果。但是靜態(tài)電路在探測(cè)ESD 信號(hào)后，才能夠得有顯現(xiàn)。在這種情況下，技術(shù)人員準(zhǔn)確辨別“ESD 信號(hào)”真假，對(duì)于提升防護(hù)技術(shù)有重要的意義。

4 ESD 失效機(jī)理和失效模式

4.1 實(shí)效模式

ESD 失效模式主要包括突發(fā)性失效和潛在式失效。突發(fā)性失效是集成電路內(nèi)部的器件性能惡化，致使集成電路在運(yùn)行時(shí)參數(shù)失效，導(dǎo)致集成電路出現(xiàn)故障，不同程度的損害器件。突發(fā)性失效是指集成電路發(fā)生短路使參數(shù)出現(xiàn)偏移情況。ESD 失效模式指當(dāng)集成電路在工作中，各個(gè)器件會(huì)形成完整的“ESD 回路”，同時(shí)產(chǎn)生低的電量和靜電。ESD 在放電的過(guò)程中，由于通過(guò)器件電流較小，但是也會(huì)出現(xiàn)突發(fā)性失效情況，在潛在失效模式中，損壞集成電路程度較小，主要以“微損”為核心。隨著集成電路放電次數(shù)不斷增多，導(dǎo)致微損不斷積累，對(duì)器件造成嚴(yán)重?fù)p害。

4.2 失效機(jī)理

從硅熔化角度分析，在靜電放電中流通的電流產(chǎn)生的熱量，將會(huì)使溫度快速上升，出現(xiàn)硅熔化現(xiàn)象。當(dāng)硅熔化時(shí)，則導(dǎo)致電路中的電阻降低，一般電阻會(huì)降低20 倍，使大量的電流經(jīng)過(guò)熔化地點(diǎn)，出現(xiàn)二次“熱失控”情況。在硅熔化的過(guò)程中，發(fā)生漏電的電流會(huì)通過(guò)電路再次分配，當(dāng)漏電電流和電壓較高時(shí)，可對(duì)集成電路內(nèi)部的“結(jié)點(diǎn)晶”結(jié)構(gòu)產(chǎn)生嚴(yán)重影響，甚至?xí)?dǎo)致集成電路發(fā)生短路。在注入電荷中，靜電放電會(huì)使結(jié)點(diǎn)晶發(fā)生反向偏置，較容易出現(xiàn)“擊穿”情況。有效補(bǔ)充載流子的能量，可以使氧化層打破勢(shì)壘阻礙，當(dāng)進(jìn)入到勢(shì)壘中，則導(dǎo)致閾值電壓發(fā)生漂移現(xiàn)象，對(duì)VT 數(shù)據(jù)查收產(chǎn)生嚴(yán)重影響。氧化層出現(xiàn)斷裂情況的主要原因是氧化層產(chǎn)生破裂，因此需要技術(shù)人員引起高度重視。

5 結(jié)束語(yǔ)

集成電路會(huì)受到多個(gè)因素的影響，具有較大的挑戰(zhàn)。技術(shù)人員要提升機(jī)電電路性能，延長(zhǎng)使用壽命，則應(yīng)該嚴(yán)格開(kāi)展靜電放電系列工作。主要分析集成電路ESD 現(xiàn)場(chǎng)成因、以電阻為首的集成電路ESD 防護(hù)器件、ESD 防護(hù)技術(shù)。通過(guò)深入分析，為技術(shù)人員在今后開(kāi)展生產(chǎn)和制造集成電路工作時(shí)，合理應(yīng)用二極管和電阻等ESD 器件提供參考，結(jié)合周?chē)h(huán)境和ESD 防護(hù)技術(shù)，使ESD 防護(hù)技術(shù)應(yīng)用更具備合理性和科學(xué)性。