基于嵌入式處理平臺(tái)的AGC設(shè)計(jì)與實(shí)現(xiàn)*

姜 艷

（中國人民解放軍91404部隊(duì)，河北 秦皇島，066001）

0 引 言

在通信、導(dǎo)航、遙測遙控等無線電系統(tǒng)中，受發(fā)射功率大小、收發(fā)距離遠(yuǎn)近、電波傳播衰落等各種因素影響，接收機(jī)接收的信號(hào)強(qiáng)弱變化范圍很大，信號(hào)強(qiáng)度的變化可以從幾微伏至幾毫伏，相差幾十分貝。如果接收機(jī)增益不變，則信號(hào)太強(qiáng)時(shí)會(huì)造成接收機(jī)的飽和或阻塞，甚至使接收機(jī)損壞，而信號(hào)太弱時(shí)又可能被丟失。因此，在接收弱信號(hào)時(shí)，希望接收機(jī)有很高的增益，而在接收強(qiáng)信號(hào)時(shí)，接收機(jī)的增益應(yīng)適當(dāng)減少。這種要求靠人工增益控制來實(shí)現(xiàn)是困難的，必須采用自動(dòng)增益控制，使接收機(jī)的增益隨輸入信號(hào)強(qiáng)弱而自動(dòng)變化。另外，在鑒頻、鑒相等信號(hào)解調(diào)前，為了保證正確地完成信號(hào)解調(diào)，也對信號(hào)的幅度波動(dòng)有嚴(yán)格要求。所以，自動(dòng)增益控制電路是接收機(jī)中不可缺少的輔助電路[1]。

本文提出一種基于嵌入式處理平臺(tái)的自動(dòng)增益控制（AGC）電路，主要應(yīng)用于信道條件復(fù)雜的短波通信，接收機(jī)接收動(dòng)態(tài)范圍可達(dá)到115 dB，基帶輸出信號(hào)變化小于2 dB。

1 硬件平臺(tái)

1.1 概述

嵌入式處理平臺(tái)采用DSP+FPGA架構(gòu)，組成框圖如圖1所示。

圖1 硬件原理

圖1 中，與AGC控制直接關(guān)聯(lián)的硬件電路主要是ADC、DAC以及射頻數(shù)字控制信號(hào)（RF Control）。其中，ADC負(fù)責(zé)采集接收機(jī)相關(guān)部分射頻和中頻信號(hào)的強(qiáng)度，作為AGC控制的基本參考信號(hào)；DAC用于中頻增益控制，其輸出直接對接收機(jī)的中頻可調(diào)增益放大器進(jìn)行控制，達(dá)到控制信號(hào)強(qiáng)度的目的。射頻數(shù)字控制信號(hào)（RF Control）由DSP控制、FPGA輸出，主要控制接收機(jī)中的射頻數(shù)控衰減器和射頻低噪放的選通或屏蔽，以達(dá)到控制射頻信號(hào)增益的目的。

AGC主要根據(jù)上述控制資源，結(jié)合系統(tǒng)通信要求，在保證信號(hào)信噪比的前提下，實(shí)現(xiàn)對接收信號(hào)強(qiáng)度的自動(dòng)控制。

1.2 控制電路組成

在數(shù)字中頻接收機(jī)中，ADC的飽和值與噪聲限定了中頻信號(hào)的上下限。這就要求模擬前端的增益（或者衰減）隨著輸入信號(hào)功率變化而調(diào)整，使得中頻信號(hào)在ADC有效范圍內(nèi)波動(dòng)。這是后續(xù)數(shù)字處理的基礎(chǔ)，自動(dòng)完成此項(xiàng)功能的電路便是自動(dòng)增益控制（AGC）電路。后續(xù)數(shù)字基帶信號(hào)處理中，為了取得良好的動(dòng)態(tài)性能，也需要進(jìn)行數(shù)字自動(dòng)增益控制。尤其是針對小信號(hào)，只有通過數(shù)字AGC提高增益，獲得足夠的比特量化位數(shù)，才能有效提高小信號(hào)的解調(diào)能力，進(jìn)而提升解調(diào)動(dòng)態(tài)范圍[2]。

基于上述情況，將AGC控制電路采用兩級(jí)設(shè)計(jì)[3-4]，分為外部模擬AGC（以下簡稱外部AGC）和內(nèi)部數(shù)字AGC（以下簡稱內(nèi)部AGC）兩部分[5]，分別對模擬信號(hào)（射頻與中頻信號(hào)）和數(shù)字信號(hào)（基帶信號(hào)）進(jìn)行控制，原理如圖2所示。

圖2 AGC控制電路原理

1.2.1 外部AGC

圖2中虛線以上是外部AGC部分，用于接收機(jī)的AGC控制。外部AGC電路由信號(hào)輸入/輸出采樣、2個(gè)信號(hào)檢測點(diǎn)和3個(gè)信號(hào)控制點(diǎn)組成。

外部AGC的信號(hào)輸入/輸出采樣分別包括射頻輸入信號(hào)RF_IN[]和中頻輸出信號(hào)IF_OUT[]。

2個(gè)檢測點(diǎn)分別是射頻輸入信號(hào)RF_IN[]的檢測平均值RF_DET和中頻輸出信號(hào)的檢測平均值IF_DET。

3個(gè)控制點(diǎn)分別是：（1）射頻信號(hào)衰減ATT，衰減量-32～0 dB；（2）低噪聲放大器LNA，選通LNA增加20 dB 增益，屏蔽LNA則不產(chǎn)生增益；（3）中頻增益VGA，控制范圍0～+80 dB。

1.2.2 內(nèi)部AGC

圖2中虛線以下是內(nèi)部AGC部分，用于對基帶數(shù)據(jù)進(jìn)行AGC控制。基帶部分AGC在DSP內(nèi)部完成控制與輸出，由信號(hào)輸入/輸出、1個(gè)信號(hào)檢測點(diǎn)和1個(gè)信號(hào)控制點(diǎn)組成。

內(nèi)部AGC的信號(hào)輸入/輸出包括基帶輸入信號(hào)DataIn[]和基帶輸出信號(hào)DataOut[]。

1個(gè)檢測點(diǎn)為ALC_IN：基帶輸入信號(hào)DataIn[]的檢測平均值。

1個(gè)控制點(diǎn)Gain：基帶乘法因子。

1.3 接收機(jī)信號(hào)大小約束

為了滿足接收性能要求，接收機(jī)硬件電路對信號(hào)大小的基本約束如下：

（1）低噪聲放大器輸入應(yīng)不大于-60 dBm；

（2）VGA輸入應(yīng)不大于-20 dBm；

（3）混頻器輸入應(yīng)不大于-20 dBm。

1.4 接收機(jī)檢測特性

接收機(jī)接收通道中有2個(gè)信號(hào)檢測點(diǎn)，分別標(biāo)識(shí)為RF_IN[]和IF_DET。RF_IN[]是射頻信號(hào)的檢測輸出點(diǎn)，體現(xiàn)接收信號(hào)和各種帶外干擾信號(hào)的總能量，可有效檢測信號(hào)范圍為-75～+10 dBm。IF_DET是中頻帶內(nèi)接收信號(hào)功率的檢測輸出，也是接收機(jī)最終輸出信號(hào)大小的直接體現(xiàn)，可檢測信號(hào)范圍為-50～+10 dBm。

2 外部AGC方案

2.1 外部AGC的控制部件

接收通道中有3個(gè)信號(hào)控制部件，從射頻輸入到中頻輸出之間順序分別標(biāo)識(shí)為ATT、LNA和VGA。以下分別對其控制特性進(jìn)行描述。

2.1.1 ATT

射頻數(shù)控衰減器ATT在接收通道中主要起信號(hào)衰減作用，控制范圍從-32～0 dB，最小變化量為0.5 dB。

2.1.2 LNA

LNA是射頻寬帶低噪聲放大器，在接收通道中主要對小信號(hào)進(jìn)行放大，以降低整個(gè)接收通道的噪聲系數(shù)NF，從而達(dá)到提高接收靈敏度、增強(qiáng)接收信號(hào)的信噪比的作用。

LNA采用單線電平控制方式，接入接收通道時(shí)，增加接收增益約20 dB。

2.1.3 VGA

VGA是中頻可變增益放大器，主要目的是對信號(hào)進(jìn)行適度放大，滿足中頻輸出電平的要求。

VGA采用電壓控制，其增益的變化與控制電壓成線性遞減關(guān)系，最大控制范圍是80 dB。

2.2 控制策略

2.2.1 射頻部分的AGC控制策略

射頻部分的AGC采用精確控制策略，建議的控制精度為1 dB，以盡可能降低接收通道的噪聲系數(shù)，提高接收信號(hào)的信噪比，如表1所示。

表1 外部AGC控制策略

經(jīng)射頻部分的AGC控制后，到達(dá)VGA輸入點(diǎn)的信號(hào)強(qiáng)度如圖3所示。

2.2.2 中頻部分的AGC控制策略

中頻部分的AGC采用松散控制策略，以減少控制動(dòng)作帶來的信號(hào)波動(dòng)，并容許中頻輸出有較大的動(dòng)態(tài)范圍。當(dāng)中頻輸出在-50～-20 dBm變化時(shí)，不需要調(diào)整中頻VGA的增益，如表2所示。

經(jīng)中頻部分的AGC控制后，控制前與控制后的中頻輸出信號(hào)強(qiáng)度如圖4所示。

圖3 經(jīng)外部AGC控制后VGA輸入點(diǎn)的信號(hào)強(qiáng)度

表2 中頻AGC控制策略

3 外部AGC方案

外部AGC先處理檢測點(diǎn)的信號(hào)，進(jìn)行相應(yīng)的統(tǒng)計(jì)平均并存儲(chǔ)，然后根據(jù)信號(hào)特征啟動(dòng)相應(yīng)的AGC控制策略。

3.1 術(shù)語解釋

AGC_PARA=(M,N,X)：外部AGC控制參數(shù)，其中M為射頻信號(hào)衰減ATT，范圍0～32，表示射頻衰減0～-32 dB；N為低噪聲放大器LNA，1表示選用LNA增加20 dB增益，0表示屏蔽LNA無增益；X為中頻增益VGA，范圍0～80，表示中頻增益0～+80 dB。

圖4 經(jīng)中頻AGC控制后中頻輸出點(diǎn)的信號(hào)強(qiáng)度

AGC_PARA_REF=(S,R,T)：外部AGC控制參數(shù)標(biāo)準(zhǔn)值，其中S為射頻信號(hào)衰減ATT標(biāo)準(zhǔn)值，范圍0～32，表示射頻衰減0～-32 dB；R為低噪聲放大器LNA標(biāo)準(zhǔn)值，1表示選用LNA增加20 dB增益，0表示屏蔽LNA無增益；T為中頻增益VGA標(biāo)準(zhǔn)值（限定最大值），范圍0～80，表示中頻增益0～+80 dB。

IF_MID：中頻輸出目標(biāo)值。

IF_GATE：AGC中頻輸出允許浮動(dòng)值，AGC的中頻輸出收斂動(dòng)態(tài)范圍=IF_MID±F_GATE。當(dāng)中頻輸出在此動(dòng)態(tài)范圍內(nèi)，AGC不調(diào)整；超出此動(dòng)態(tài)范圍，則AGC調(diào)整。

RT：射頻調(diào)整量，為寬帶信號(hào)衰減ATT與低噪聲放大器LNA的合并調(diào)整量，單位dB，負(fù)數(shù)表示衰減量，正數(shù)表示增益量。

VT：中頻VGA調(diào)整量，單位dB，負(fù)數(shù)表示衰減量，正數(shù)表示增益量。

P：中頻輸出檢測值與輸出目標(biāo)值的偏差，P=IF_DET-IF_MID；當(dāng)|P|≤IF_GATE時(shí)，說明中頻輸出在收斂動(dòng)態(tài)范圍內(nèi)；否則，說明中頻輸出超出收斂動(dòng)態(tài)范圍。

AGC周期：運(yùn)行一次AGC流程的周期，同時(shí)也是信號(hào)檢測周期。

Releasetime：AGC小信號(hào)釋放周期。當(dāng)檢測中頻輸出信號(hào)偏?。↖F_DET＜IF_MID-IF_GATE）時(shí)，AGC不立即調(diào)整，而是繼續(xù)檢測一段時(shí)間；如果在此時(shí)間內(nèi)檢測的信號(hào)一直偏小，則AGC調(diào)整；否則，AGC不調(diào)整。此等待時(shí)間即為AGC小信號(hào)釋放時(shí)間，釋放時(shí)間內(nèi)運(yùn)行的AGC周期次數(shù)即為AGC小信號(hào)釋放周期（以下簡稱釋放周期）。引入釋放周期，可有效避免信號(hào)斷續(xù)時(shí)AGC頻繁調(diào)整。

Releasecnt：釋放周期計(jì)數(shù)，在釋放周期內(nèi)，對AGC周期進(jìn)行計(jì)數(shù)。

3.2 參數(shù)初始化

AGC控制流程剛開始運(yùn)行前需要對部分參數(shù)進(jìn)行初始化，初始化的參數(shù)如下：

（1）AGC周期取3 ms，滿足快速收斂的要求。

（2）IF_MID=35 dBm，IF_GATE=15 dBm，此時(shí)中頻輸出收斂動(dòng)態(tài)范圍為-50～-20 dBm。

（3）AGC_PARA=(M,N,X)=(0,1,50)，表示初始寬帶射頻衰減0 dB、接入LNA、中頻VGA的增益為50 dB。該初值可以接收-110 dBm的射頻信號(hào)，其中頻輸出可達(dá)-40 dBm。

（4）Releasetime取200與500兩檔，相應(yīng)的釋放時(shí)間為600 ms與1.5 s，分別對應(yīng)快速AGC與慢速AGC。

3.3 檢測信號(hào)處理

FPGA初始化射頻輸入信號(hào)與中頻輸出信號(hào)采樣ADC。對ADC的每一個(gè)通道，其采樣速率為4 kb/s，每次檢測周期即AGC周期為3 ms，共12個(gè)檢測樣點(diǎn)，去掉其中最高值與最低值，對剩余10個(gè)樣點(diǎn)進(jìn)行求平均值操作，得到射頻輸入信號(hào)與中頻輸出信號(hào)的平均值，即RF_DET與IF_DET。FPGA將運(yùn)算得到的值上報(bào)DSP，由DSP完成AGC控制。

發(fā)射模式下，停止ADC，且不對AGC控制參數(shù)作任何調(diào)整。接收模式下，啟動(dòng)ADC。

3.4 外部AGC控制算法

3.4.1 標(biāo)準(zhǔn)值選取

以表1與表2中的AGC控制策略為基準(zhǔn)，按照外部AGC控制的基本原則，對控制策略進(jìn)行優(yōu)化配置，得到不同RF_DET對應(yīng)的外部AGC控制參數(shù)標(biāo)準(zhǔn)值A(chǔ)GC_PARA_REF，如表3所示。

表3 AGC參數(shù)標(biāo)準(zhǔn)值選取

表3中，序號(hào)2、4、6、8為過渡帶。當(dāng)射頻信號(hào)檢測值從過渡帶外跳轉(zhuǎn)到過渡帶內(nèi)時(shí)，AGC控制參數(shù)中的射頻信號(hào)衰減ATT與低噪聲放大器LNA應(yīng)盡量保持不變。

對于過渡帶的AGC參數(shù)標(biāo)準(zhǔn)值的具體選取策略如表4所示。

表4 過渡帶AGC參數(shù)標(biāo)準(zhǔn)值選取

3.4.2 算法描述

外部AGC算法由DSP檢測控制，F(xiàn)PGA對控制點(diǎn)進(jìn)行輸出，每個(gè)AGC算法流程周期為3 ms。算法流程如圖5所示。

圖5 外部AGC算法流程

詳細(xì)描述如下：

（1）按照3.3節(jié)的描述對射頻、中頻功率進(jìn)行檢測，得到RF_DET與IF_DET的值。

（2）根據(jù)RF_DET的值按照表3與表4的策略設(shè)置AGC參數(shù)標(biāo)準(zhǔn)值A(chǔ)GC_PARA_REF的S、R、T。

（3）判斷IF_DET是否在收斂動(dòng)態(tài)范圍以內(nèi)，即是否滿足|P|≤IF_GATE。如果在收斂動(dòng)態(tài)范圍以內(nèi)，跳轉(zhuǎn)到步驟（4）進(jìn)行處理；如果在收斂動(dòng)態(tài)范圍以外，跳轉(zhuǎn)到步驟（6）進(jìn)行處理。

（4）判斷ATT與LNA是否與標(biāo)準(zhǔn)值一致，即判讀是否M=S，N=R；如果與標(biāo)準(zhǔn)值一致，即M=S，N=R，則賦值Releasecnt=0，并跳轉(zhuǎn)到步驟（10）執(zhí)行AGC結(jié)束流程；如果不一致，即M≠S或N≠R，則跳轉(zhuǎn)到步驟（5）進(jìn)行處理。

（5）計(jì)算射頻調(diào)整量RT=(M-S)+(R-N)*20，計(jì)P=P+RT，中頻VGA調(diào)整量VT=-P；更新AGC_PARA=(M,N,X)的值，使M=S，N=R，X=X-P，跳轉(zhuǎn)到步驟（9）進(jìn)行處理。

（6）如果P＞0，說明功率過大，則賦值Releasecnt=0，并跳轉(zhuǎn)到步驟（8）進(jìn)行處理；如果P＜0，說明功率偏小，跳轉(zhuǎn)到步驟（7）進(jìn)行處理。

（7）判斷是否達(dá)到釋放時(shí)間，即是否Releasecnt≥Releasetime，如果未達(dá)到釋放時(shí)間，則Releasecnt=Releasecnt+1，并跳轉(zhuǎn)到步驟（11）執(zhí)行AGC結(jié)束流程；如果達(dá)到釋放時(shí)間，則跳轉(zhuǎn)到步驟（8）進(jìn)行處理。

（8）計(jì)算射頻調(diào)整量RT=(M-S)+(R-N)*20，計(jì)P=P+RT，中頻VGA調(diào)整量VT=-P；更新AGC_PARA=(M,N,X)的值，使M=S，N=R，X=X-P，如果更新后的X＞T（中頻增益VGA標(biāo)準(zhǔn)值），則調(diào)整使X=T，跳轉(zhuǎn)到步驟（9）進(jìn)行處理。

（9）DSP下 發(fā) AGC_PARA=(M,N,X)的 值 到FPGA，由FPGA對射頻數(shù)控衰減器、射頻低噪放、中頻增益進(jìn)行配置，跳轉(zhuǎn)到步驟（10）進(jìn)行處理。

（10）外部AGC周期運(yùn)行完成，退出AGC，等待下一個(gè)運(yùn)行周期開始。

4 內(nèi)部AGC方案

如前文所述，外部AGC的中頻輸出收斂動(dòng)態(tài)范圍為-50～-20 dBm，變化量達(dá)到30 dB，可以滿足中頻ADC芯片的接收信號(hào)要求；中頻信號(hào)輸入到基帶域后變化量不變，30 dB的變化量不能滿足基帶輸出信號(hào)變化小于2 dB的要求，因此還需要增加內(nèi)部數(shù)字AGC來對基帶信號(hào)進(jìn)行處理，使其滿足基帶輸出信號(hào)變化小于2 dB的要求。

4.1 術(shù)語解釋

DataLen：內(nèi)部AGC一個(gè)周期的樣點(diǎn)數(shù)。

DataIn[]：輸入基帶信號(hào)，是一個(gè)長度等于DataLen的數(shù)組。

DataOut[]：輸出基帶信號(hào)，是一個(gè)長度等于DataLen的數(shù)組。

ALC_IN：基帶輸入信號(hào)檢測，為輸入基帶信號(hào)一個(gè)周期的平均值，當(dāng)DataIn[]收滿DataLen個(gè)樣點(diǎn)數(shù)據(jù)后開始計(jì)算，即每一個(gè)內(nèi)部AGC周期計(jì)算一次，ALC_IN=∑DataIn[]/DataLen。

ALC_OUT：基帶輸出信號(hào)檢測，為輸出基帶信號(hào)一個(gè)周期的平均值。當(dāng)DataOut[]收滿DataLen個(gè)樣點(diǎn)數(shù)據(jù)后開始計(jì)算，即每一個(gè)內(nèi)部AGC周期計(jì)算一次，ALC_OUT=∑DataOut[]/DataLen。

Gain：內(nèi)部AGC乘法因子，大于1表示信號(hào)放大，小于1表示信號(hào)衰減，等于1表示信號(hào)直通，DataOut[]=DataIn[]*Gain，ALC_OUT=ALC_IN*Gain。

DAGC_M：內(nèi)部AGC輸出目標(biāo)值，內(nèi)部AGC通過調(diào)整Gain的值，使ALC_OUT盡量向DAGC_M逼近。

DAGC_U：內(nèi)部AGC輸出上限值，當(dāng)輸入基帶信號(hào)平均值A(chǔ)LC_IN大于DAGC_U時(shí)，Gain＜1。

DAGC_L：內(nèi)部AGC輸出下限值，當(dāng)輸入基帶信號(hào)平均值A(chǔ)LC_IN小于DAGC_L時(shí)，Gain＞1。

DAGC_MIN：基帶信號(hào)直通門限，當(dāng)輸入基帶信號(hào)平均值A(chǔ)LC_IN低于DAGC_MIN時(shí)，內(nèi)部AGC判定輸入信號(hào)為無效信號(hào)，AGC對基帶信號(hào)做直通處理，即內(nèi)部AGC增益系數(shù)Gain=1。

4.2 參數(shù)初始化

內(nèi)部AGC控制流程剛開始運(yùn)行前，需要對部分參數(shù)進(jìn)行初始化。初始化的參數(shù)如下。

內(nèi)部AGC初始化或發(fā)射模式下，取內(nèi)部AGC乘法因子Gain=1。

DataLen取512，即內(nèi)部AGC一個(gè)控制周期的樣點(diǎn)數(shù)512。如果基帶信號(hào)傳輸速率為64 kb/s，則一個(gè)內(nèi)部AGC的控制周期為512/64000=0.008 s=8 ms。

以DAGC_M作為基準(zhǔn)，DAGC_U=DAGC_M*1.122，DAGC_L=DAGC_M*1.122，即以DAGC_M為中心變化±0.5 dB，總的變化范圍為1 dB，滿足基帶輸出信號(hào)變化小于2 dB的要求。

DAGC_MIN取值需要根據(jù)實(shí)際情況選取。由于外部AGC的中頻輸出收斂動(dòng)態(tài)范圍為-50～-20 dBm，當(dāng)中頻輸出小于-50 dBm時(shí)，外部AGC未收斂，可以認(rèn)為基帶輸入信號(hào)為無效信號(hào)。因此，可用選取中頻輸出等于-51 dBm時(shí)對應(yīng)的ALC_IN的值來取值DAGC_MIN，再考慮到不同信號(hào)的差異性，選取中頻輸出等于-60 dBm時(shí)對應(yīng)的ALC_IN的值來取值DAGC_MIN。

4.3 檢測信號(hào)處理

DSP將收到的基帶信號(hào)寫入數(shù)組DataIn[]，每收滿DataLen個(gè)樣點(diǎn)對數(shù)組DataIn[]求一次平均值A(chǔ)LC_IN，再根據(jù)ALC_IN完成內(nèi)部AGC控制。

4.4 內(nèi)部AGC控制算法

內(nèi)部AGC算法由DSP實(shí)現(xiàn)，每個(gè)AGC算法流程周期為8 ms。算法流程如圖6所示。

圖6 內(nèi)部AGC算法流程

詳細(xì)描述如下：

（1）按照4.3節(jié)的描述，對輸入基帶信號(hào)DataIn[]求平均值A(chǔ)LC_IN。

（2）判斷ALC_IN是否高于上限，即是否ALC_IN＞DAGC_U。如果ALC_IN高于上限，則計(jì)算內(nèi)部AGC的乘法因子Gain=DAGC_M/ALC_IN，再跳轉(zhuǎn)到步驟（5）進(jìn)行處理；如果低于上限，跳轉(zhuǎn)到步驟（3）進(jìn)行處理。

（3）判斷ALC_IN是否低于下限，即是否ALC_IN＜DAGC_L。如果ALC_IN低于下限，跳轉(zhuǎn)到步驟（4）進(jìn)行處理；如果高于下限，則說明基帶信號(hào)在正常范圍內(nèi)，取Gain=1，再跳轉(zhuǎn)到步驟（5）進(jìn)行處理。

（4）判斷ALC_IN是否低于直通門限，即是否ALC_IN＜DAGC_MIN，如果ALC_IN低于直通門限，則說明基帶信號(hào)為無效信號(hào)，取Gain=1，再跳轉(zhuǎn)到步驟（5）進(jìn)行處理；如果高于直通門限，則計(jì)算內(nèi)部AGC的乘法因子Gain=DAGC_M/ALC_IN，再跳轉(zhuǎn)到步驟（5）進(jìn)行處理。

（5）完成乘法因子Gain的計(jì)算后，輸出基帶信號(hào)DataOut[]=DataIn[]*Gain。

5 AGC測試

5.1 測試框圖

AGC測試框圖如圖7所示。信號(hào)源產(chǎn)生幅度可調(diào)的單音信號(hào)，通過一個(gè)控制開關(guān)進(jìn)行輸出控制，信道單元輸出接示波器。

圖7 AGC測試

5.2 外部AGC測試結(jié)果

關(guān)閉內(nèi)部AGC，即內(nèi)部AGC乘法因子Gain=1，僅對外部AGC進(jìn)行測試。

當(dāng)Releasetime取200時(shí)，相應(yīng)的釋放時(shí)間為600 ms，對應(yīng)快速AGC。經(jīng)過AGC控制后的中頻信號(hào)輸出如圖8所示。

圖8 快速AGC控制下的基帶信號(hào)輸出

由圖8可以看出，在快速AGC條件下：

（1）如果輸入信號(hào)間隔大于600 ms，輸出的每段信號(hào)的起始階段都會(huì)產(chǎn)生高脈沖，脈沖持續(xù)周期為3～6 ms。在模擬話通信過程中，此高脈沖往往會(huì)造成爆音。

（2）基帶信號(hào)輸出電平變化范圍較大，會(huì)造成實(shí)際模擬話通信過程中音量頻繁變化，影響通話效果。

當(dāng)Releasetime取500時(shí)，相應(yīng)的釋放時(shí)間為1.5 s，對應(yīng)滿速AGC。經(jīng)過AGC控制后的中頻信號(hào)輸出如圖9所示。

圖9 慢速AGC控制下的基帶信號(hào)輸出

由圖9可以看出，在慢速AGC條件下：

（1）只有當(dāng)輸入信號(hào)間隔大于1.5 s，輸出信號(hào)的起始階段才會(huì)產(chǎn)生高脈沖，輸入信號(hào)間隔小于1.5 s的情況下不會(huì)產(chǎn)生高脈沖。在模擬通話過程中，字與字之間的停頓通常不會(huì)超過1.5 s，不會(huì)因此產(chǎn)生高脈沖，所以慢速AGC在模擬通話時(shí)爆音出現(xiàn)次數(shù)明顯少于快速AGC。

（2）基帶信號(hào)輸出電平變化范圍較大，會(huì)造成實(shí)際模擬話通信過程中音量頻繁變化，影響通話效果。

5.3 內(nèi)部AGC測試結(jié)果

打開內(nèi)部AGC，對外部AGC控制輸出的基帶信號(hào)進(jìn)行內(nèi)部數(shù)字AGC控制。內(nèi)部AGC控制后的基帶信號(hào)輸出如圖10所示。

圖10 內(nèi)部AGC控制下的基帶信號(hào)輸出

由圖10可以看出，經(jīng)過內(nèi)部AGC控制后，輸出的基帶信號(hào)沒有高脈沖，信號(hào)輸出電平穩(wěn)定，可以確保在實(shí)際模擬通話過程中獲得較好的話音質(zhì)量。

6 結(jié) 語

利用嵌入式處理平臺(tái)DSP+FPGA架構(gòu)實(shí)現(xiàn)自動(dòng)增益控制（AGC），采用外部AGC與內(nèi)部AGC兩級(jí)控制，能夠有效滿足信道條件復(fù)雜的短波通信的需求。實(shí)測結(jié)果表明，采用該AGC設(shè)計(jì)的接收機(jī)接收動(dòng)態(tài)范圍達(dá)到并超出了115 dB的要求，基帶輸出信號(hào)變化小于2 dB，模擬話音通話質(zhì)量優(yōu)于傳統(tǒng)電臺(tái)（無爆音，音量變化平穩(wěn)），數(shù)據(jù)通信穩(wěn)定可靠。下一步將繼續(xù)在縮短收斂時(shí)間、提高多波形適應(yīng)性、完善噪聲評估技術(shù)等方面開展研究，以求進(jìn)一步提高性能。