分布式電力電子高速環(huán)網(wǎng)時(shí)鐘同步技術(shù)研究

蘇建徽，莊富帥

(合肥工業(yè)大學(xué) 電氣與自動(dòng)化工程學(xué)院，合肥 230009)

0 引 言

隨著電力電子技術(shù)的發(fā)展，具有模塊化和分布式特征的大容量電力電子系統(tǒng)應(yīng)用越來(lái)越廣泛，在此基礎(chǔ)上，提出電力電子標(biāo)準(zhǔn)模塊PEBB的概念[1-2]。一般中小容量的電力電子變流系統(tǒng)采用傳統(tǒng)的集中式控制，但是對(duì)于大容量系統(tǒng)而言，集中式控制過(guò)多的信號(hào)控制連線會(huì)造成電磁干擾[3]，且控制器故障會(huì)影響整個(gè)系統(tǒng)的運(yùn)行，不利于系統(tǒng)后期維護(hù)，系統(tǒng)的冗余性和靈活性差，于是提出了基于PEBB的分布式電力電子控制方法[4-6]。

分布式控制使整個(gè)系統(tǒng)實(shí)現(xiàn)模塊化和標(biāo)準(zhǔn)化，縮短了開發(fā)周期，提高了系統(tǒng)的可靠性和可維護(hù)性[7]。分布式控制的實(shí)現(xiàn)以環(huán)網(wǎng)通信為技術(shù)基礎(chǔ)，環(huán)網(wǎng)結(jié)構(gòu)具有靈活性高、維護(hù)方便的特點(diǎn)，通信接口和時(shí)鐘同步的設(shè)計(jì)是分布式環(huán)網(wǎng)控制結(jié)構(gòu)的關(guān)鍵所在，環(huán)網(wǎng)結(jié)構(gòu)常采用實(shí)時(shí)工業(yè)以太網(wǎng)和光纖兩種通信方式[8-9]。

文獻(xiàn)[10]提出了一種基于FPGA的分布式高速光纖環(huán)網(wǎng)控制結(jié)構(gòu)，通過(guò)制定相應(yīng)的通信協(xié)議，并討論了環(huán)網(wǎng)的時(shí)鐘同步策略，可以實(shí)現(xiàn)40 ns的時(shí)鐘同步精度。文獻(xiàn)[11]介紹了一種基于FPGA的實(shí)時(shí)以太網(wǎng)運(yùn)動(dòng)控制系統(tǒng)實(shí)現(xiàn)，文章采用IEEE 1588協(xié)議實(shí)現(xiàn)各主站與從站的時(shí)鐘同步，能達(dá)到微秒級(jí)到亞微秒級(jí)的時(shí)鐘同步精度，實(shí)驗(yàn)表明該協(xié)議同步偏差在2 μs，同步精度要求高的場(chǎng)合不適合使用。文獻(xiàn)[12]利用德國(guó)某公司提出的EtherCAT協(xié)議構(gòu)建了一種分布式主從站結(jié)構(gòu)， EtherCAT采用分布式時(shí)鐘同步機(jī)制，實(shí)時(shí)性強(qiáng)，能夠?qū)崿F(xiàn)15 ns～55 ns的時(shí)鐘同步精度，然而EtherCAT協(xié)議的不足是需要計(jì)算機(jī)等設(shè)備作為主站。

在以上研究的基礎(chǔ)上，本文提出了一種基于DSP+FPGA的分布式電力電子裝置實(shí)時(shí)千兆以太網(wǎng)高速環(huán)網(wǎng)結(jié)構(gòu)，既能達(dá)到高精度的時(shí)鐘同步水平，又可以彌補(bǔ)其他設(shè)備作為主站的缺點(diǎn)。本文提出的環(huán)網(wǎng)結(jié)構(gòu)采用FPGA作為高速以太網(wǎng)通信和數(shù)據(jù)處理環(huán)節(jié)，文中分析了主從站點(diǎn)間的時(shí)鐘偏差，討論了該環(huán)網(wǎng)結(jié)構(gòu)下的高精度時(shí)鐘同步策略，利用自定的協(xié)議，實(shí)現(xiàn)高速數(shù)據(jù)傳輸處理，并以此進(jìn)行了通訊和同步實(shí)驗(yàn)，實(shí)驗(yàn)實(shí)現(xiàn)了主從站高速通信以及高精度的時(shí)鐘同步。

1 基于以太網(wǎng)高速環(huán)網(wǎng)的分布式電力電子控制結(jié)構(gòu)設(shè)計(jì)

適用于分布式電力電子控制結(jié)構(gòu)的系統(tǒng)，應(yīng)在電路結(jié)構(gòu)和控制實(shí)現(xiàn)上都具有著分布式特征，一般對(duì)應(yīng)著復(fù)雜的模塊化結(jié)構(gòu)，并且對(duì)實(shí)時(shí)性有較高要求。如圖 1所示為電力電子變壓器高壓級(jí)級(jí)聯(lián)H橋變換器拓?fù)?，可以看出，該拓?fù)涞娜嘤啥鄠€(gè)典型的H橋結(jié)構(gòu)級(jí)聯(lián)而成，此拓?fù)渚哂邢喈?dāng)明顯的模塊化、分布式的特征，此級(jí)聯(lián)H橋拓?fù)淇梢哉J(rèn)為是標(biāo)準(zhǔn)的分布式電力電子應(yīng)用場(chǎng)景。

1.1 分布式電力電子控制結(jié)構(gòu)

針對(duì)圖1拓?fù)?，提出一種基于DSP+FPGA的實(shí)時(shí)以太網(wǎng)高速環(huán)網(wǎng)分布式控制結(jié)構(gòu)，如圖 2所示，該控制結(jié)構(gòu)共包括了3×N個(gè)從節(jié)點(diǎn)和一個(gè)主節(jié)點(diǎn)，每個(gè)H橋結(jié)構(gòu)對(duì)應(yīng)一個(gè)從節(jié)點(diǎn)，每個(gè)從節(jié)點(diǎn)都配有單獨(dú)的從控制器，從控制器由FPGA和DSP及外圍器件構(gòu)成，從控制器主要負(fù)責(zé)H橋驅(qū)動(dòng)信號(hào)的產(chǎn)生、電壓電流反饋數(shù)據(jù)的采集上傳和高精度時(shí)鐘同步的實(shí)現(xiàn)。主控制器部分，硬件結(jié)構(gòu)保持完全一致，僅在主控制器的數(shù)據(jù)通信處理代碼設(shè)計(jì)部分略有不同，對(duì)于從站上傳的反饋數(shù)據(jù)，通過(guò)DSP對(duì)從站上傳的數(shù)據(jù)進(jìn)行處理后，按照對(duì)應(yīng)的控制方法發(fā)出控制指令，通過(guò)FPGA將控制指令由以太網(wǎng)網(wǎng)口發(fā)送至各從站控制單元。

圖1 適用于分布式電力電子的級(jí)聯(lián)H橋拓?fù)?/p>

圖2 實(shí)時(shí)以太網(wǎng)環(huán)網(wǎng)分布式控制結(jié)構(gòu)

該環(huán)網(wǎng)控制結(jié)構(gòu)的工作包括主從站時(shí)鐘同步和主從站數(shù)據(jù)交互兩個(gè)過(guò)程，主從站時(shí)鐘同步過(guò)程中，主從站需完成幾次同步信號(hào)傳遞和接收時(shí)刻的記錄，并最終完成主從站的時(shí)鐘高精度同步，在下文中將對(duì)主從站的時(shí)鐘同步過(guò)程及時(shí)鐘同步原理進(jìn)一步的詳細(xì)討論。主從站的數(shù)據(jù)傳輸將在非主從站時(shí)鐘同步過(guò)程的其余時(shí)刻進(jìn)行，包含各從站的反饋數(shù)據(jù)上傳和主站的控制命令下發(fā)兩個(gè)階段。

1.2 高速環(huán)網(wǎng)通信的數(shù)據(jù)幀設(shè)計(jì)及通信時(shí)間分析

考慮到本環(huán)網(wǎng)控制結(jié)構(gòu)中對(duì)多個(gè)從站的反饋數(shù)據(jù)和控制指令的存放，采用以太網(wǎng)集總幀的形式來(lái)實(shí)現(xiàn)數(shù)據(jù)幀的設(shè)計(jì)。以太網(wǎng)通信集總幀采用傳統(tǒng)UDP報(bào)文和同步數(shù)據(jù)報(bào)文相結(jié)合方式，該方式下既可以兼容傳統(tǒng)的以太網(wǎng)通信，又可用于分布式主從站通信中。實(shí)時(shí)同步數(shù)據(jù)幀的具體結(jié)構(gòu)如圖 3所示，傳統(tǒng)的UDP通信報(bào)文包含以太網(wǎng)首部、IP首部、UDP首部、UDP數(shù)據(jù)、CRC32校驗(yàn)，將同步數(shù)據(jù)報(bào)文嵌入到傳統(tǒng)報(bào)文的UDP數(shù)據(jù)部分即是本設(shè)計(jì)中使用的通信數(shù)據(jù)幀報(bào)文格式。同步數(shù)據(jù)報(bào)文采用如下格式：報(bào)文首部設(shè)置為同步報(bào)文頭，作為同步報(bào)文功能類型的判斷，其后為主站時(shí)間的數(shù)據(jù)，用于存放時(shí)鐘同步最后階段的主站時(shí)鐘數(shù)據(jù)并下發(fā)各從站，同步數(shù)據(jù)報(bào)文尾部用于各從站上傳數(shù)據(jù)和控制命令的存放。

該高速環(huán)網(wǎng)結(jié)構(gòu)的每個(gè)從站接收發(fā)送數(shù)據(jù)過(guò)程均以上文所述的通信數(shù)據(jù)幀為基礎(chǔ)，具體工作過(guò)程可分為數(shù)據(jù)幀的接收，數(shù)據(jù)寫入RAM，數(shù)據(jù)幀的發(fā)送三部分，其中，環(huán)網(wǎng)中上一從站數(shù)據(jù)幀的發(fā)送和下一從站數(shù)據(jù)幀的接收可認(rèn)為同時(shí)進(jìn)行。該環(huán)網(wǎng)采用千兆以太網(wǎng)通信，通信頻率為125 Mbit/s，不考慮從站數(shù)據(jù)部分，環(huán)網(wǎng)數(shù)據(jù)幀的總長(zhǎng)度為78字節(jié)，數(shù)據(jù)幀的接收時(shí)間為0.624 μs，數(shù)據(jù)部分長(zhǎng)度為6字節(jié)， 寫RAM到數(shù)據(jù)幀發(fā)送占用10個(gè)時(shí)鐘，從接收到發(fā)送消耗時(shí)間0.704 μs。規(guī)定每一從站數(shù)據(jù)占用16字節(jié)，則每增加一從站，數(shù)據(jù)幀接收消耗時(shí)間增加0.128 μs，寫RAM時(shí)間增加0.032 μs。采用此集總幀的數(shù)據(jù)幀設(shè)計(jì)形式，在千兆以太網(wǎng)的通信速率下，可以實(shí)現(xiàn)多個(gè)從站的高速環(huán)網(wǎng)數(shù)據(jù)交互。

2 分布式電力電子結(jié)構(gòu)主從站時(shí)鐘同步方案

2.1 分布式結(jié)構(gòu)主從站的時(shí)鐘同步過(guò)程

分布式電力電子裝置采用了多個(gè)獨(dú)立單元模塊，各單元模塊均以自身時(shí)鐘運(yùn)行，由于晶振間偏差和各單元模塊上電時(shí)間的差異，各單元模塊時(shí)鐘有較大差異，需要采取合適的算法同步各單元模塊的時(shí)鐘。對(duì)于本文討論的環(huán)網(wǎng)通信結(jié)構(gòu)，如圖4所示，選取其中某一單元模塊作為主站，其余的均為從站，主站的時(shí)鐘作為所有從站的參考時(shí)鐘，從站的時(shí)鐘每過(guò)一段時(shí)間與主站同步校準(zhǔn)一次。

以圖 4為例，分析時(shí)鐘同步的過(guò)程如下：

(1)對(duì)于主站，左側(cè)的以太網(wǎng)接口用作同步信息的中轉(zhuǎn)，僅處理轉(zhuǎn)發(fā)接收到的同步信息，并通過(guò)環(huán)網(wǎng)返回主站，主站以Tsync的周期發(fā)出同步報(bào)文sync1，在各從站轉(zhuǎn)發(fā)后，當(dāng)sync1報(bào)文返回主站時(shí)，記錄主站接收時(shí)刻tmaster_time1并進(jìn)入下一階段;

(2)主站接收sync1報(bào)文完成即刻發(fā)出sync2報(bào)文，當(dāng)從站1首次接收到sync2報(bào)文，記錄接收時(shí)刻tlocal_time1_s1并在接收完成后繼續(xù)向從站2-n轉(zhuǎn)發(fā)，各從站同樣記錄接收時(shí)刻tlocal_time1_sn，直到從主站左側(cè)網(wǎng)口

圖4 分布式結(jié)構(gòu)主從站的時(shí)鐘同步過(guò)程

轉(zhuǎn)發(fā)的消息返回，在各從站再次接收到返回的sync2報(bào)文時(shí)刻記錄tlocal_time1_sn，當(dāng)主站右側(cè)網(wǎng)口接收到sync2報(bào)文時(shí)刻記錄tmaster_time2并進(jìn)入下一階段;

(3)主站接收sync2報(bào)文完成即刻發(fā)出sync3報(bào)文，sync3報(bào)文中含有主站兩次接收時(shí)刻的時(shí)間值，各從站接收到sync3報(bào)文，從中提取出tmaster_time1、tmaster_time2的值，從站再根據(jù)此值來(lái)計(jì)算補(bǔ)償?shù)闹?，?shí)時(shí)補(bǔ)償?shù)礁鲝恼镜臅r(shí)鐘中，完成整個(gè)同步過(guò)程，其中，主站左側(cè)網(wǎng)口接收到sync3報(bào)文后，各從站可通過(guò)sync3報(bào)文上傳各從站的數(shù)據(jù)。

2.2 分布式結(jié)構(gòu)主從站的延時(shí)偏差分析

主站到從站的延時(shí)偏差主要由以下幾部分構(gòu)成:

(1)因?yàn)楦鱾€(gè)從站與主站間的上電時(shí)間無(wú)法保持一致，對(duì)于實(shí)際應(yīng)用中從站和主站間的初始時(shí)鐘偏差主要由該因素決定，此部分時(shí)間為初始上電偏差tpower_on；

(2)對(duì)于包括主站的每個(gè)站點(diǎn)都會(huì)經(jīng)過(guò)從數(shù)據(jù)幀接收到處理并發(fā)送的過(guò)程，由于主從站的結(jié)構(gòu)完全相同，經(jīng)過(guò)設(shè)計(jì)，可以認(rèn)為數(shù)據(jù)幀在每個(gè)站點(diǎn)內(nèi)的時(shí)間總是保持一致，這部分時(shí)間為內(nèi)部處理消耗時(shí)間tinternal；

(3)在數(shù)據(jù)幀的發(fā)送和接收過(guò)程中，數(shù)據(jù)幀須經(jīng)過(guò)物理層芯片的處理和外部網(wǎng)線的傳輸，認(rèn)為處理和傳輸?shù)臅r(shí)間保持不變，該部分延時(shí)為外部路徑傳輸延時(shí)ttransfer；

(4)各站點(diǎn)選取晶振作為時(shí)鐘源，不同的晶振間由于品控的原因晶振頻率存在著相對(duì)偏差，即所謂晶振相對(duì)漂移。晶振漂移的影響體現(xiàn)在主從站間同步完成后，由于漂移的存在，晶振頻率的微小偏差會(huì)導(dǎo)致主從站間的時(shí)鐘偏差會(huì)逐漸增大。

2.3 分布式結(jié)構(gòu)主從站的時(shí)鐘同步策略

假定分析主站Master和從站Slave1，在首次同步過(guò)程(1)～過(guò)程(2)階段，主站接收到sync1報(bào)文為同步參考時(shí)鐘的起點(diǎn)，即tmaster_time1為參考時(shí)鐘，所有時(shí)鐘的計(jì)算均以該同步起點(diǎn)為基準(zhǔn)，由主站接收 sync1報(bào)文時(shí)刻開始，到從站接收到sync1報(bào)文時(shí)刻結(jié)束，主站Master和從站Slave1時(shí)鐘之差由內(nèi)部處理時(shí)間tinternal1和外部路徑傳輸延時(shí)tinternal1以及初始上電偏差tpower_on1三部分組成。則：

tinternal1+tinternal1-tpower_on1=tlocal_time1_s1-tmaster_time1

(1)

同樣的，對(duì)于過(guò)程(2)～過(guò)程(3)階段，同理可以得出式(2)：

tinternal1+tinternal1+tpower_on1=tmaster_time2-tlocal_time2_s1

(2)

由式(1)、式(2)可得出主站Master和從站Slave1間的時(shí)鐘偏差：

tpower_on1=((tmaster_time1+tmaster_time2)-(tlocal_time1_s1+tlocal_time2_s1))/2

(3)

由式(3)知，對(duì)于從站Slave1依據(jù)主站兩次同步報(bào)文的接收時(shí)間，即可得出與主站的時(shí)鐘偏差，進(jìn)而完成與主站的時(shí)鐘同步。

以此類推，對(duì)于從站Slaven和主站Master間，由主站接收 sync1報(bào)文開始，到從站接收到sync1報(bào)文結(jié)束，數(shù)據(jù)幀共經(jīng)過(guò)中間n個(gè)從站處理和傳輸，所以主站Master到從站Slaven的時(shí)鐘之差為：

tinternal+tinternal1+…+tinternaln+tinternaln-tpower_onn=

tlocal_time1_sn-tmaster_time1

(4)

同樣的，對(duì)于同步過(guò)程(2)-過(guò)程(3)階段，可得：

tinternal1+tinternal1+…+tinternaln+tinternaln+tpower_onn=

tmaster_time2-tlocal_time2_sn

(5)

由式(4)、式(5)可得出主站Master和從站Slaven間的時(shí)鐘偏差：

tpower_onn=((tmaster_time1+tmaster_time2)-(tlocal_time1_sn+tlocal_time2_sn))/2

(6)

由此可見，主站與某一從站的時(shí)鐘同步，僅取決于主站接收sync1、sync2同步報(bào)文的時(shí)間與該從站接收sync1、sync2同步報(bào)文的時(shí)間，而與其他從站無(wú)關(guān)。

主從站的同步周期為Tsync，在主從站同步完成后，由于晶振漂移的存在，主從站的會(huì)在Tsync的同步周期內(nèi)產(chǎn)生大小為tcrystal的時(shí)鐘偏差，若不進(jìn)行及時(shí)的漂移補(bǔ)償，主從站的時(shí)鐘漂移偏差會(huì)逐漸累積，最終導(dǎo)致主從站間時(shí)鐘不同步。在主從站的初次同步完成后，便進(jìn)行漂移時(shí)鐘tcrystal的測(cè)量，從初次同步完成起到下一次同步過(guò)程完成時(shí)所測(cè)得的時(shí)鐘偏差tpower_on即為同步周期內(nèi)的漂移時(shí)鐘tcrystal。對(duì)于所測(cè)得的漂移時(shí)鐘tcrystal，考慮將其按照固定比例均分的補(bǔ)償至下個(gè)同步周期內(nèi)，而在下個(gè)同步周期依據(jù)再次測(cè)得的主從站時(shí)鐘偏差對(duì)晶振漂移時(shí)鐘tcrystal的值進(jìn)行動(dòng)態(tài)調(diào)整，并再次補(bǔ)償至下個(gè)同步周期，在這樣的方法下，可以實(shí)現(xiàn)越來(lái)越準(zhǔn)確的時(shí)鐘同步。

3 實(shí)驗(yàn)結(jié)果與分析

為了驗(yàn)證所提出的分布式電力電子環(huán)網(wǎng)時(shí)鐘同步通信策略的正確性和可行性，設(shè)計(jì)了相應(yīng)的基于FPGA的分布式主從站高速環(huán)網(wǎng)通信時(shí)鐘同步測(cè)試平臺(tái)，通過(guò)實(shí)驗(yàn)驗(yàn)證了系統(tǒng)的高速環(huán)網(wǎng)通信驗(yàn)證，并測(cè)量了主從站時(shí)鐘同步的精度。

3.1 分布式主從站的高速通信驗(yàn)證

通過(guò)Xilinx開發(fā)的FPGA嵌入式在線邏輯分析儀ChipScope Pro Analyzer捕捉到主從控制器通信過(guò)程中的部分?jǐn)?shù)據(jù)波形如圖 5，這里僅采樣了從控制器網(wǎng)口1的接受發(fā)送數(shù)據(jù)波形，采樣時(shí)鐘為125 M，其中“55”和“D5”為通信幀前導(dǎo)碼，“0A”到“02”為接收站地址，“0A”到“01” 為發(fā)送站地址，“0800”代表通信幀類型為Ethernet II類型，“45”到“FA”為通信幀IP首部，“1F”到“00”表示UDP首部，“91”至“9A”為制定的同步報(bào)文頭，“91”代表sync1報(bào)文，其后的數(shù)據(jù)代表同步次數(shù)，再其后為主站的時(shí)鐘數(shù)據(jù)，由于此時(shí)處于同步的第一階段，因此無(wú)主站的時(shí)鐘同步數(shù)據(jù)，波形顯示為“0”。此外，由采樣的波形，可知以太網(wǎng)數(shù)據(jù)幀接收時(shí)刻為257， 數(shù)據(jù)幀發(fā)送時(shí)刻為345，因此從數(shù)據(jù)幀開始接收到數(shù)據(jù)幀發(fā)送時(shí)所消耗的時(shí)鐘為88個(gè)時(shí)鐘，即數(shù)據(jù)幀在FPGA內(nèi)部停留時(shí)間約為704 ns，與上文的理論分析保持一致，證明了該高速環(huán)網(wǎng)通信設(shè)計(jì)的正確性。

圖5 分布式主從站的部分通信數(shù)據(jù)

3.2 分布式主從站的時(shí)鐘同步驗(yàn)證

為了驗(yàn)證主從站間的高精度時(shí)鐘同步，主從站的計(jì)時(shí)時(shí)鐘頻率均為125 MHz，設(shè)置同步周期為20 ms，主從站間采用千兆以太網(wǎng)通信實(shí)現(xiàn)同步。主站每20 ms發(fā)一次同步信號(hào)，整個(gè)環(huán)網(wǎng)進(jìn)入同步過(guò)程，直到從站接收到主站的同步時(shí)鐘數(shù)據(jù)對(duì)從站時(shí)鐘進(jìn)行延時(shí)補(bǔ)償和晶振漂移補(bǔ)償。使用ChipScope進(jìn)行從站時(shí)鐘延時(shí)偏差的測(cè)量和波形繪制，得到如下的主從站時(shí)鐘偏差波形圖，由圖 6可知，主從站間時(shí)鐘偏差基本維持在2個(gè)時(shí)鐘以內(nèi)，最大偏差是3個(gè)時(shí)鐘約24 ns，可以認(rèn)為主從站的同步效果較好。

為更直觀的的反映主從站的時(shí)鐘同步效果，主從站分別根據(jù)自身時(shí)鐘產(chǎn)生同頻的脈沖信號(hào)，通過(guò)示波器采樣脈沖信號(hào)，比較信號(hào)間的偏差來(lái)判斷主從站的同步效果，得到如下的示波器波形圖 7。

由圖7可以觀察到主從站的同步時(shí)鐘偏差在25 ns以內(nèi)，與ChipScope采樣出的結(jié)果基本一致，由此可以證明本文所討論的環(huán)網(wǎng)時(shí)鐘同步策略滿足了高精度的要求。

圖6 主從站時(shí)鐘偏差數(shù)據(jù)采集

圖7 主從站時(shí)鐘偏差波形

4 結(jié)束語(yǔ)

針對(duì)于大容量的復(fù)雜系統(tǒng)，若采用模塊化、結(jié)構(gòu)化的分布式電力電子控制結(jié)構(gòu)，可以有效的提高系統(tǒng)的可靠性，對(duì)縮短研發(fā)周期和縮小規(guī)模生產(chǎn)成本有重要作用。本文針對(duì)分布式電力電子控制提出一種實(shí)時(shí)高速工業(yè)以太網(wǎng)環(huán)網(wǎng)控制結(jié)構(gòu)，在UDP協(xié)議的基礎(chǔ)上制定通信協(xié)議，實(shí)現(xiàn)了高速環(huán)網(wǎng)數(shù)據(jù)通信，完成了高精度的時(shí)間同步，并通過(guò)實(shí)驗(yàn)結(jié)果驗(yàn)證了理論分析的正確性。