一種無運(yùn)放輸出可調(diào)的帶隙基準(zhǔn)電壓源設(shè)計(jì)

杜士才，方 芳，李 娟

（中國電子科技集團(tuán)公司第五十八研究所，江蘇無錫 214072）

1 引言

基準(zhǔn)電壓源是集成電路設(shè)計(jì)中非常重要的單元模塊，常被用作參考電壓、偏置電壓等，其溫度特性是影響系統(tǒng)控制精度的主要因素，對(duì)電路性能有顯著的影響。作為系統(tǒng)參考源，通常要求其有較小的溫漂系數(shù)、較好的電源抑制能力，并滿足系統(tǒng)的功耗要求。

傳統(tǒng)帶隙基準(zhǔn)電壓源通常采用運(yùn)算放大器進(jìn)行鉗位，然而運(yùn)放的失調(diào)電壓會(huì)直接影響基準(zhǔn)電壓的精度。因此，本文采用無運(yùn)放結(jié)構(gòu)產(chǎn)生PTAT電流，進(jìn)而產(chǎn)生與溫度無關(guān)的基準(zhǔn)電壓。

2 帶隙基準(zhǔn)基本原理

圖1為一種傳統(tǒng)的帶隙基準(zhǔn)電路結(jié)構(gòu)。電阻R3上的電流為PTAT電流。

圖1 采用運(yùn)放的帶隙基準(zhǔn)電路

考慮到運(yùn)放的鉗位作用，使得節(jié)點(diǎn)X、Y的電位相等，從而保證電阻R1與電阻R2上的電流相等。從而，帶隙基準(zhǔn)輸出電壓如式（2）所示：

該結(jié)構(gòu)要求運(yùn)放具有增益高、失調(diào)電壓小的特點(diǎn)?？紤]到運(yùn)放本身的頻率補(bǔ)償會(huì)使環(huán)路穩(wěn)定性變差，因此環(huán)路補(bǔ)償較復(fù)雜，增加了電路的設(shè)計(jì)難度。

圖2 無運(yùn)放的帶隙基準(zhǔn)電路

圖2 為傳統(tǒng)無運(yùn)放的帶隙基準(zhǔn)電路，通過電流鏡使A、B兩點(diǎn)電位相等。雖然沒有使用運(yùn)放，但由于溝道調(diào)制效應(yīng)，同樣會(huì)造成基準(zhǔn)電壓精度降低。

3 電路結(jié)構(gòu)及分析

在典型的帶隙基準(zhǔn)電壓源的基礎(chǔ)上，設(shè)計(jì)了如圖3所示的帶隙基準(zhǔn)電壓源，包括PTAT電流產(chǎn)生電路、基準(zhǔn)電壓產(chǎn)生電路和上電啟動(dòng)電路。

圖3 新型無運(yùn)放的帶隙基準(zhǔn)電路

3.1 PTAT電流產(chǎn)生電路

PTAT 電流產(chǎn)生電路由 MP1、MP2、Q1、Q2以及 R1組成，其中MP1、MP2的寬長比相同。MP3對(duì)A點(diǎn)進(jìn)行鉗位，使A、B兩點(diǎn)電壓均為一個(gè)VSGP，避免了溝道長度調(diào)制效應(yīng)對(duì)電流精度的影響，從而保證I1=I2。Q2與Q1的發(fā)射結(jié)面積之比為10∶1，電阻R1上的電流即為PTAT電流：

3.2 基準(zhǔn)電壓產(chǎn)生電路

Q1、Q2、Q3、Q4晶體管類型相同，且 VBE1=VBE3=VBE4，因此I1=I3=I4?？紤]到MP1與MP2為良好的鏡像，從而有I1=I2，因此，I1=I2=I3=I4。這4條支路的電流都被匯總到電阻R2上，忽略基極電流，從而C點(diǎn)電壓即為與溫度無關(guān)的基準(zhǔn)電壓。

輸出級(jí)采用分壓電阻采樣結(jié)構(gòu)，從而最終輸出帶隙基準(zhǔn)電壓為：

因此，通過調(diào)整電阻R3、R4可以調(diào)整輸出的基準(zhǔn)電壓值。

此外，該帶隙基準(zhǔn)引入了鉗位電路（MP6、MN1）用來穩(wěn)定直流工作點(diǎn)。MP6的柵極接輸出帶隙基準(zhǔn)電壓，從而X點(diǎn)的電位為VX=VREF+VSGP-VGSN，可保證帶隙基準(zhǔn)的核心電路工作在一個(gè)穩(wěn)定的電壓下，從而使直流工作點(diǎn)在寬輸入電壓范圍內(nèi)仍然保持穩(wěn)定，減小了MP1與MP2管的溝道長度調(diào)制效應(yīng)，進(jìn)而提高了電源抑制比。

該結(jié)構(gòu)包含多個(gè)反饋環(huán)路。帶隙基準(zhǔn)核心電路中包含 3 個(gè)環(huán)路：Loop1（Q1-MP1-MP2-MP3-MN5）為負(fù)反饋環(huán)路，Loop2（Q2-MP3-MN5）為正反饋環(huán)路，Loop3（Q3-MN5）為負(fù)反饋。為使環(huán)路穩(wěn)定，正反饋的環(huán)路增益需小于負(fù)反饋的環(huán)路增益。X和Y接一個(gè)補(bǔ)償電容C1，引入一個(gè)零點(diǎn)，提高電路穩(wěn)定性。

3.3 啟動(dòng)電路

啟動(dòng)電路如圖3虛線框中所示，由MP8～MP9、MN2～MN4構(gòu)成。啟動(dòng)過程如下：當(dāng)各支路電流均為0時(shí)，PMOS柵極電壓為高，NMOS柵極電壓為低，MP8為倒比管，導(dǎo)通電阻很大。當(dāng)電源電壓上電后，由于MP8柵極接地，MP8導(dǎo)通，使得MN2的輸入為高，這樣使得MN5的柵極電壓由高變低，進(jìn)入到正常工作狀態(tài)。當(dāng)MP4的輸入降低到一定會(huì)程度時(shí)，MP9導(dǎo)通，MN3導(dǎo)通，使得MN2的輸入變?yōu)榈碗娖?，關(guān)斷，啟動(dòng)電路停止工作。

4 仿真結(jié)果

電路選用TSMC 0.18μm BCD工藝，采用Spectre進(jìn)行仿真驗(yàn)證。

帶隙基準(zhǔn)電壓的溫度特性曲線如圖4所示。其中，第一條曲線為C點(diǎn)電壓的溫度特性曲線，第二條曲線為輸出基準(zhǔn)電壓的溫度特性曲線，兩條曲線的變化趨勢(shì)相同。通過調(diào)整電阻R3與R4的比值可以調(diào)整輸出的基準(zhǔn)電壓大小。在-55～125℃范圍內(nèi)，輸出基準(zhǔn)電壓約為1.249V，變化量為1.3m V，溫度系數(shù)為5.8×10-6/℃。

圖4 溫度特性

圖5 為基準(zhǔn)電壓隨電源電壓變化波形圖。其中，第一條曲線為C點(diǎn)的電壓曲線，第二條曲線為輸出基準(zhǔn)電壓曲線。仿真結(jié)果表明，在電源電壓1.7 V時(shí)，帶隙基準(zhǔn)即可工作，工作電壓范圍為1.7～6 V。在2～6 V的電源電壓范圍內(nèi)，輸出電壓變化7.74 mV，線性調(diào)整率為0.155%。

圖5 基準(zhǔn)電壓隨電源電壓變化波形圖

圖6 為輸出帶隙基準(zhǔn)電壓在不同電源電壓下的PSRR仿真結(jié)果。電源電壓2 V時(shí)，電源抑制比為44.48 dB；電源電壓4 V時(shí)，電源抑制比為53.40 dB；電源電壓6 V時(shí)，電源抑制比為53.36 dB。

圖6 電源抑制比

圖7 為典型條件下帶隙基準(zhǔn)的上電過程。電源電壓從0 V開始，經(jīng)過20μs上電到5 V，帶隙基準(zhǔn)輸出電壓在25μs時(shí)達(dá)到穩(wěn)定，可實(shí)現(xiàn)快速上電。

圖7 上電過程

隨著電源電壓的升高，帶隙基準(zhǔn)的功耗也會(huì)增大。因此，帶隙基準(zhǔn)在電源電壓為6V時(shí)的功耗最大。電源電壓6 V時(shí)，不同工藝腳下帶隙基準(zhǔn)的靜態(tài)電流隨溫度的變化曲線如圖8所示。仿真結(jié)果表明，靜態(tài)電流隨溫度的增大而增大，在ff工藝角125℃情況下靜態(tài)電流最大，為9.337μA，因此，最大功耗為56.022μW。

圖8 靜態(tài)電流隨溫度變化曲線

5 結(jié)束語

本文提出了一種新型無運(yùn)放、自偏置、輸出可調(diào)的帶隙基準(zhǔn)電壓源。該電路具有結(jié)構(gòu)簡(jiǎn)單、工作電壓范圍大、功耗小、輸出可調(diào)等特點(diǎn)，在2～6 V的工作電壓范圍內(nèi)，最大功耗小于57μW；典型情況下，溫度系數(shù)為5.8×10-6/℃，線性調(diào)整率為0.155%。