數(shù)字陣列雷達(dá)回波信號模擬器的設(shè)計(jì)與實(shí)現(xiàn)

陳生澤 辛強(qiáng)

摘 要：研制數(shù)字陣列雷達(dá)系統(tǒng)的過程中，應(yīng)在不同目標(biāo)環(huán)境、噪聲環(huán)境與干擾環(huán)境中測試并驗(yàn)證系統(tǒng)數(shù)字波束形成處理器與信號處理器兩者的性能。但受成本與實(shí)驗(yàn)條件以及天氣條件等因素的影響，數(shù)字陣列雷達(dá)系統(tǒng)各性能與指標(biāo)測試很難在真實(shí)的環(huán)境中運(yùn)行，針對這一情況，有必要借助專用信號模擬器?；诖?，文章將數(shù)字陣列雷達(dá)回波信號模擬器作為重點(diǎn)研究對象，闡述了其具體的設(shè)計(jì)與實(shí)現(xiàn)內(nèi)容，希望有所幫助。

關(guān)鍵詞：數(shù)字陣列雷達(dá)回波信號模擬器；設(shè)計(jì)；實(shí)現(xiàn)；研究

基于雷達(dá)技術(shù)的發(fā)展，其功能不僅局限在測量目標(biāo)距離、方位與俯仰角方面，還能夠?qū)δ繕?biāo)速度進(jìn)行測量，并在目標(biāo)回波當(dāng)中獲得與目標(biāo)相關(guān)的信息。雷達(dá)技術(shù)的創(chuàng)新發(fā)展也為雷達(dá)模擬器研發(fā)提出了全新要求。其中，雷達(dá)指標(biāo)與性能測試是研發(fā)調(diào)試?yán)走_(dá)系統(tǒng)的主要內(nèi)容，但由于雷達(dá)整機(jī)調(diào)試和性能鑒定要選擇外場測試方式，借助真實(shí)目標(biāo)來為雷達(dá)系統(tǒng)提供所需的性能信號，所以實(shí)際的人力物力和財(cái)力消耗量極大，甚至還會受天氣環(huán)境因素影響，直接延長了研發(fā)周期。為此，對干燥噪聲加以模擬的雷達(dá)回波信號模擬器十分關(guān)鍵。

一、陣列天線陣元空域延時(shí)模型構(gòu)建

數(shù)字波束形成技術(shù)在數(shù)字陣列雷達(dá)系統(tǒng)中發(fā)揮著核心作用，而其理論基礎(chǔ)就是軍事聲納與雷達(dá)自適應(yīng)陣列天線，借助陣元加權(quán)對陳列方向函數(shù)加以控制，以保證陣列方向圖主波束能夠與有用信號的方向?qū)?zhǔn)。其中，主波束就是高增益窄波束，而且會在干擾的方向形成深度較大的零陷，有效地接收有用的信號，進(jìn)而在強(qiáng)干擾環(huán)境下發(fā)現(xiàn)并探測目標(biāo)[1]。

如果接收陣列是均勻的直線陣，且各陣元是各向通性，信號是窄帶信號。在遠(yuǎn)場條件下，陣元所接收回波信號就可以被認(rèn)定成平行波。此平行波和天線陣列法線的方向會形成 角度的斜射狀態(tài)，而且平行波與天線陣列不同陣元時(shí)間存在差異，因而各個(gè)陣元信號接收的偏移相位有所不同，其空域特性十分明顯。

而陣列天線方向圖就是陣因子與陣元方向圖的乘積，在陣元數(shù)、陣元方向圖與陣元間距已知的情況下只要對幅相權(quán)重系數(shù)加以改變，即可實(shí)現(xiàn)方向圖指向與形狀的改變。在陣元中復(fù)乘累加處理各種權(quán)重的基礎(chǔ)上，就能夠構(gòu)建指向不同的波束，進(jìn)而實(shí)現(xiàn)自適應(yīng)目標(biāo)的跟蹤與抗干擾目的[2]。在自適應(yīng)波束形成器的作用下，能夠結(jié)合相應(yīng)的準(zhǔn)則與約束條件對最佳的權(quán)向量進(jìn)行選擇，以免對目標(biāo)回波信號功率產(chǎn)生不利的影響，盡可能地降低干擾與噪聲的輸出功率。

二、硬件電路組成和具體結(jié)構(gòu)

數(shù)字陣列雷達(dá)回波信號模擬器主要的組成結(jié)構(gòu)就是上位機(jī)軟件與專用的測試工裝電路。其中，上位機(jī)軟件能夠借助串口和FPGA相互連接，向FPGA發(fā)送不同類型的控制指令與回波參數(shù)指令。隨后，控制指令需借助模擬信號處理器的光纖向DBF處理器進(jìn)行發(fā)送，以實(shí)現(xiàn)對系統(tǒng)控制的目標(biāo)。另外，模擬器還能夠結(jié)合回波參數(shù)指令形成回波基帶信號，在光纖和DBF處理器的作用下實(shí)現(xiàn)通信，對DBF處理器所返回的波束形成結(jié)果進(jìn)行有效地接收，將結(jié)果當(dāng)中固定快拍點(diǎn)去除，經(jīng)由串口向PC機(jī)返回，最終完成測試DBF處理器多波束方向圖性能以及抗干擾性能的工作。

其中，模擬器板與DBF處理板應(yīng)同時(shí)與VPX總線型機(jī)箱相互連接。在系統(tǒng)整體架構(gòu)中，VPX機(jī)箱發(fā)揮著數(shù)字版的作用，能夠確保電源的穩(wěn)定性，并具備數(shù)據(jù)傳輸?shù)慕涌赱3]。在機(jī)箱中，VPX插槽數(shù)量為4個(gè)，能夠保證四個(gè)標(biāo)準(zhǔn)VPX板卡同時(shí)插入。這種設(shè)計(jì)方式確保了模擬器平臺和DBF處理平臺的擴(kuò)展性，進(jìn)而以VPB總線為基礎(chǔ)，將模擬器板與DBF處理板添加到具體的項(xiàng)目當(dāng)中，在并行協(xié)同作用下，構(gòu)建數(shù)字陣列雷達(dá)模擬系統(tǒng)。

模擬器板的主要組成就是母板與子板，兩者在FMC接口插槽的作用下實(shí)現(xiàn)連接，而FMC接口主要的功能就是將模板之間所存在的 管腳、子板光纖收發(fā)器以及FPGA芯片差分?jǐn)?shù)據(jù)信號進(jìn)行連接處理。

在本文的數(shù)字陣列雷達(dá)回波信號模擬器設(shè)計(jì)過程中，可以實(shí)現(xiàn)前端80個(gè)天線陳元接收回波基帶信號的模擬，并且在方向圖掃描驗(yàn)證的基礎(chǔ)上，在和DBF處理器間需處于持續(xù)地回波基帶數(shù)據(jù)發(fā)送，接收并處理波束形成數(shù)據(jù)。因?yàn)椴ㄊＡ魰r(shí)間不長，所以此模擬器設(shè)計(jì)的重點(diǎn)問題就是在向DBF處理器傳送80個(gè)天線陣元回波信號予以實(shí)時(shí)模擬，并實(shí)現(xiàn)數(shù)據(jù)接收與處理目標(biāo)。若始終沿用板間傳輸協(xié)議將難以與設(shè)計(jì)要求相適應(yīng)，最重要的是數(shù)據(jù)會借助并行通道傳輸，使得設(shè)計(jì)成本和復(fù)雜度明顯提高。為此，可以對光纖加以利用，以保證模擬器與DBF處理器數(shù)據(jù)的傳輸速度不斷提高，加快傳輸?shù)乃俣炔⒃黾觽鬏數(shù)木嚯x，確保數(shù)字光纖通信更加高效和可靠[4]。

三、數(shù)字陣列雷達(dá)回波信號模擬器實(shí)現(xiàn)方案

在數(shù)字陣列雷達(dá)回波信號模擬器設(shè)計(jì)的過程中，在模擬方面應(yīng)涵蓋干擾與噪聲80通道回波基帶數(shù)字信號，借助光纖和DBF處理器實(shí)現(xiàn)通信。與此同時(shí)，還應(yīng)當(dāng)對信號處理器部分功能進(jìn)行模擬，實(shí)現(xiàn)系統(tǒng)工作與睡眠等控制指令發(fā)送目標(biāo)。與此同時(shí)，還能夠接收并處理波束形成數(shù)據(jù)，對DBF處理器多波束方向圖性能與抗干擾性能加以驗(yàn)證。而且，DBF處理器波束形成數(shù)據(jù)能夠在后續(xù)信號處理器性能測試中合理地運(yùn)用。

針對數(shù)字陣列雷達(dá)各個(gè)天線單元所接收回波信號而言，其空域相位延時(shí)也不同。而且模擬目標(biāo)運(yùn)動均勻，因而回波信號具有明顯的多普勒頻率特征。由于目標(biāo)與雷達(dá)存在特定距離，所以回波信號也必然在時(shí)域方面存在延時(shí)問題。除此之外，在雷達(dá)工作過程中，各脈沖間隔所發(fā)送的都是二相編碼信號，使得所模擬的目標(biāo)回波信號是二相編碼信號[5]。

為確保對不同陣元接收回波基帶信號進(jìn)行有效模擬，將FPGA內(nèi)嵌方式引入其中，完成了目標(biāo)和干擾回波波形設(shè)計(jì)任務(wù)。通過DDS軟核的使用，實(shí)現(xiàn)了頻率與相位偏移值的動態(tài)化配置，優(yōu)化了靈活性能，且編程控制更加容易，能夠綜合考慮用戶的實(shí)際要求發(fā)揮調(diào)頻功能與調(diào)相功能，進(jìn)而形成形式復(fù)雜的波形信號。

結(jié)束語：

綜上所述，通過對陣列雷達(dá)回波信號模擬器的設(shè)計(jì)，能夠?qū)Ω蓴_噪聲環(huán)境中的多通道回波基帶信號進(jìn)行模擬，在多個(gè)角度下模擬目標(biāo)回波信號。而根據(jù)所模擬的回波信號樣本分析，模擬目標(biāo)回波信號將時(shí)域波形特征真實(shí)地展現(xiàn)出來，使得各個(gè)天線單元接收信號出現(xiàn)了空域延時(shí)的情況。在DBF處理器波束形成數(shù)據(jù)的基礎(chǔ)上，能夠在信號處理器性能測試中合理地運(yùn)用。通過上文對數(shù)字陣列雷達(dá)回波信號模擬器陣列天線陣元空域延時(shí)模型構(gòu)建、硬件電路組成、具體結(jié)構(gòu)的研究，提出了數(shù)字陣列雷達(dá)回波信號模擬器實(shí)現(xiàn)方案，以供參考。

參考文獻(xiàn)：

[1]謝星星.數(shù)字陣列雷達(dá)回波信號模擬器的設(shè)計(jì)與實(shí)現(xiàn)[D].南京理工大學(xué)，2014.

[2]楊申昊.陣列雷達(dá)回波信號模擬器的軟件設(shè)計(jì)[D].西安電子科技大學(xué)，2014.

[3]蔡信.三種工作模式下多通道雷達(dá)回波信號模擬器的設(shè)計(jì)與實(shí)現(xiàn)[D].南京理工大學(xué)，2014.

[4]沈先軍.多通道基帶回波模擬器單元級回波仿真與驗(yàn)證[J].電子信息對抗技術(shù)，2015（4）：75-80.

[5]刁丹丹，劉玉杰，王曉東， 等.基于DDS技術(shù)的三坐標(biāo)雷達(dá)目標(biāo)模擬器[J].現(xiàn)代雷達(dá)，2014（6）：79-81.

作者簡介：

陳生澤，男（1993.5），漢族，甘肅武威人，大學(xué)本科，助理工程師，研究方向：毫米波雷達(dá)發(fā)射機(jī)設(shè)計(jì)

辛強(qiáng)，男（1988.3），漢族，四川樂山人，碩士，助理工程師，研究方向：毫米波雷達(dá)發(fā)射機(jī)設(shè)計(jì)