基于VPX標(biāo)準(zhǔn)3U通用處理模塊設(shè)計

韓強(qiáng)

摘要：隨著新一代機(jī)載航電系統(tǒng)的發(fā)展，數(shù)據(jù)處理模塊設(shè)計日益復(fù)雜，研制可應(yīng)用在多個航電系統(tǒng)中的通用化處理模塊，具有重要意義。本文提出一種基于VPX的3U通用處理模塊，模塊集成高性能處理器，對外提供PCIE、RapidIO等高速信號，模塊可滿足一般機(jī)載航電系統(tǒng)中對接口控制和數(shù)據(jù)處理的需求。

關(guān)鍵詞：VPX；PCI-E；通用處理模塊

中圖分類號：TP311 文獻(xiàn)標(biāo)識碼：A 文章編號：1009-3044（2018）13-0213-01

1 引言

隨著新一代機(jī)載航電系統(tǒng)的發(fā)展，系統(tǒng)對數(shù)據(jù)處理模塊的運(yùn)算處理和通信性能要求變得更高，模塊的設(shè)計將變得更為復(fù)雜。研制可以應(yīng)用在不同航電系統(tǒng)中通用處理模塊，對項(xiàng)目成本、管理、進(jìn)度都有重要意義。該研制可避免重復(fù)的設(shè)計，能有效降低項(xiàng)目研制成本，同時縮短產(chǎn)品研制周期。

VPX總線[1]是VITA（VME International Trade Association）組織提出的新一代高速串行總線標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)規(guī)定了模塊的基本結(jié)構(gòu)、總線信號定義等相關(guān)內(nèi)容。VPX總線引入了RapidIO、PCI-E、萬兆以太網(wǎng)、FC等高速串行總線[2]，采用高速串行總線替代之前VME總線的并行總線，采用交換式網(wǎng)絡(luò)替代VME的總線式網(wǎng)絡(luò)[3]，交換式的網(wǎng)絡(luò)可大大提高系統(tǒng)內(nèi)部通信性能，處理器可在任意時間發(fā)送數(shù)據(jù)，而不需等待總線后才發(fā)起傳送，非常適合目前的具有多個處理器的航電系統(tǒng)[4]。

2 模塊概述

模塊采用1片MPC8548E作為主處理器，主頻1.0GHz。存儲資源包含DDR2 SDRAM、FLASH以及NVSRAM。模塊上通過FPGA來實(shí)現(xiàn)處理器局部端總線的控制邏輯，同時通過FPGA實(shí)現(xiàn)模塊的輸入/輸出和中斷控制。處理器輸出2路千兆以太網(wǎng)接口連接至底板連接器用于調(diào)試。配置串行總線接口，對外輸出×4 PCI-E 和×4 RapidIO。×4 PCI-E 輸入PCI-E交換芯片，通過該芯片轉(zhuǎn)換出六路PCI-E信號，分別為四路×4 PCI-E和兩路×2 PCI-E，引出至底板連接器。另外一路×4 RapidIO也直接引至底板連接器。模塊上處理器對外輸出2路RS232接口和2路RS422接口。具體如圖1所示。

3 設(shè)計要點(diǎn)

3.1 基于VPX標(biāo)準(zhǔn)的設(shè)計

模塊的尺寸結(jié)構(gòu)按照3U 的VPX標(biāo)準(zhǔn)進(jìn)行設(shè)計（100mm×160mm），采用VPX標(biāo)準(zhǔn)底板連接器。底板信號主要分為三部分：P0、P1、P2。P0主要定義電源和離散量信號，電源可選擇三種輸入電壓，本模塊按照5V電壓設(shè)計。其他離散量均按照規(guī)范去設(shè)計，主要包括系統(tǒng)復(fù)位、GA離散量、NvSram只讀使能、參考時鐘等信號。P1可定義32對差分信號，本模塊定義4對×4 PCIE收發(fā)信號。P1中定義電池電壓信號，為模塊RTC日歷時鐘等供電。同時P1還可根據(jù)用戶自定義4個信號。P2既可定義32對差分信號，也可定義80個單端信號。本模塊選擇定義32對查分信號，定義了2對×4 PCIE、1對×4 RapidIO、2對千兆以太網(wǎng)。

3.2 PCI-E 交換芯片

采用PLX公司的PEX8648作為PCI-E的交換芯片，該芯片可支持到PCIE 2.0規(guī)范，最多支持12端口、48通道，可選擇配置每個端口的通路數(shù)為x4，x8或x16，也支持x1和x2的通路數(shù)，合計480GT/s的帶寬。芯片支持Non-Transparent Bridging（非透明橋）傳輸，設(shè)計中通過交換芯片輸出4路×4 PCI-E接口及2路×1 PCI-E接口。

3.3 時鐘電路

模塊上時鐘電路設(shè)計中，通過66MHz單端時鐘提供MPC8548E處理器需要的工作時鐘，通過100MHz差分時鐘提供處理器PCI-E/SRIO接口的工作時鐘。模塊上為所有的PCI-E設(shè)備提供100MHz的同源差分工作時鐘。以太網(wǎng)PHY接口芯片和以太網(wǎng)交換芯片需要125MHz的工作時鐘。以上所需的時

鐘電路通過高性能時鐘晶振產(chǎn)生源時鐘，并通過時鐘倍頻器和時鐘驅(qū)動器等來獲得模塊上各芯片工作所需的時鐘。模塊上MPC8548E工作所需的外部參考時鐘信號SYSCLK，由66MHz晶振通過時鐘驅(qū)動器CY2305產(chǎn)生，供處理器內(nèi)部處理器資源使用。

模塊上的時鐘電路示意圖如圖2所示。

3.4 復(fù)位監(jiān)控電路

模塊設(shè)計1個復(fù)位電路，保證模塊器件同時復(fù)位或工作。模塊上采用MAX706提供檢測電源電壓，當(dāng)+3.3V低于2.9V時，產(chǎn)生上電復(fù)位有效信號。在FPAG中組合JTAG接口復(fù)位信號，產(chǎn)生處理器復(fù)位信號和板級復(fù)位信號。模塊復(fù)位電路如圖3所示。

4 結(jié)論

本文提出一種基于VPX的3U通用處理模塊，模塊集成MPC8548E處理器，對外提供6路PCIE、1路RapidIO、2路千兆以太網(wǎng)等高速信號，模塊能滿足一般機(jī)載航電系統(tǒng)中對接口控制和數(shù)據(jù)處理的需求。該模塊已應(yīng)用在多個項(xiàng)目中，大大提高項(xiàng)目研制進(jìn)度，同時節(jié)約了項(xiàng)目研制成本。

參考文獻(xiàn)：

[1] Mercury Computer Systems，Inc . Technology Overview：VITA46（VPX）. http：//www.mc.com

[2] 包利民，潘奇. VPX 總線技術(shù)及其實(shí)現(xiàn)[J]. 電子機(jī)械工程，2012，28（2）： 57-60.

[3] 王麗，付月生，陳思思.基于VPX總線的系統(tǒng)主控模塊的設(shè)計與實(shí)現(xiàn)[J].電子設(shè)計工程，2004（8）.

[4] 吉玉潔，張小林.VPX總線標(biāo)準(zhǔn)研究及其在無人機(jī)中的應(yīng)用展望[J].計算機(jī)測量與控制，2012（8）.