一種輸出可調(diào)的三端穩(wěn)壓電路的設(shè)計

李曉江， 賀 艷， 申倩偉， 趙 磊， 穆尉偉

（天津理工大學(xué)中環(huán)信息學(xué)院， 天津 300380）

引言

穩(wěn)壓電路是指在輸入電壓、負(fù)載、環(huán)境溫度、電路參數(shù)等發(fā)生變化時，仍能保持輸出電壓恒定的電路。近年來，模擬集成電路設(shè)計技術(shù)得到了飛速的發(fā)展，電路系統(tǒng)結(jié)構(gòu)進(jìn)一步復(fù)雜化，片上系統(tǒng)集成技術(shù)已受到學(xué)術(shù)界及工業(yè)界的廣泛關(guān)注。這對模擬電路基本模塊的電壓、功耗、精度和速度等，提出了更高的要求。傳統(tǒng)的穩(wěn)壓電路結(jié)構(gòu)漸漸難以適應(yīng)設(shè)計需求[1-4]。

1 三端穩(wěn)壓電路的設(shè)計

三端可調(diào)電壓基準(zhǔn)電路如圖1所示。該電路可以很方便的設(shè)定輸出電壓在2.5～36 V的范圍內(nèi)變化。具有良好的精度和溫度穩(wěn)定性。

圖1 三端穩(wěn)壓電路

工作原理：當(dāng)輸入電壓增大時導(dǎo)致輸出電壓增大，這時電路內(nèi)部通過調(diào)整，使流過自身的電流增大，同時使流過限流電阻的電流增大，這樣限流電阻上的壓降會升高，而輸出電壓等于輸入電壓與限流電阻上壓降的差值，故而達(dá)到穩(wěn)定輸出電壓的目的。

輸入級和基準(zhǔn)：T2、T3、T4等組成了基準(zhǔn)電壓子電路：VREF=VBEI+VRI+VR3+VBE6。

如果有VBE2=VBE6，得到VR2=VR3，又因為VBE=VTln

Vref就是輸出的基準(zhǔn)電壓。

誤差放大：如果VI有一個變化信號，該信號通過采樣電阻Rb、Rc分壓后，由射極跟隨電路T1輸出。一路送到了T5的基極，另一路經(jīng)R1、R2送到了T3、T4的基極。由于R4的負(fù)反饋?zhàn)饔?，?dǎo)致T6基極的信號變化比T2基極更為激烈。T6將此信號反相放大后加到了T5的發(fā)射極上，這樣在T5的發(fā)射結(jié)上就得到了一個更大幅度的誤差信號。T8、T9組成了1∶1的比例電流源，一方面作為T5的有源負(fù)載，另一方面，將T5放大后的信號傳遞到了T10的基極。誤差信號也通過R2、R10被T7所放大。由于T5、T7都是反相放大，經(jīng)過電流鏡后，進(jìn)入T10基極的電流為兩個放大后信號之差。但是，由于進(jìn)入T5的信號經(jīng)過了T3、T6多級當(dāng)打，而進(jìn)入T7的信號則是通過了T2的作用，故T7的輸出相對T5為小。這保證了T10的基極能夠獲得與原誤差信號同相并且幅度合適的輸入電流。

穩(wěn)定基準(zhǔn)：T6、T7組成了一個差分放大級。其中T6基極為同相輸入端，T7為反相輸入端。T8、T9組成的電流鏡保證了T6、T7的集電極電流的相等。由于R10的存在,當(dāng)Vbe2=Vbe6時，T7的集電極電流與T9基本相同但略小一點(diǎn)，其差值保證了T10正常工作。

補(bǔ)償與保護(hù)：T4為溫度補(bǔ)償?shù)淖饔?，?dāng)溫度升高時，T10、T11集電極電流增大，會導(dǎo)致輸出電壓下降。對于T1，當(dāng)溫度升高時，一方面其輸出電流增大，會導(dǎo)致整個基準(zhǔn)電路電流增大，基準(zhǔn)電壓升高。另一方面T4反向電流增大，使T1基極電流減小，同時T10輸入電流增大，降低輸出電壓，達(dá)到補(bǔ)償目的。

2 仿真驗證

圖2 基準(zhǔn)電壓特性曲線

圖3 溫度變化對輸出電流的影響

電壓穩(wěn)壓特性:對于這樣的電壓基準(zhǔn)芯片，我們最關(guān)心的就是它的電壓穩(wěn)壓特性。圖2中可以看出，輸入電壓從0變化到40 V區(qū)間內(nèi)，基準(zhǔn)電壓從2.41 V變化到了2.53 V，誤差在0.3%之內(nèi)，達(dá)到了很好的穩(wěn)定精度。

外界溫度對輸出電壓的影響：圖3可以看出當(dāng)外界溫度從0℃上升到70℃的過程中，基準(zhǔn)電壓只變化了不到0.24 V。

3 結(jié)論

本文在分析傳統(tǒng)的穩(wěn)壓電路的基礎(chǔ)上，設(shè)計了一種比較新穎的三端可調(diào)穩(wěn)壓電路，該電路利用失調(diào)電壓設(shè)計了高性能的、高精度的穩(wěn)壓電路。仿真結(jié)果表明，當(dāng)選取2.5 V作為輸出基準(zhǔn)電壓時，當(dāng)輸入變化40 V，輸出基準(zhǔn)僅變化0.12 V；當(dāng)選取5 V作為輸出基準(zhǔn)電壓時，輸入變化40 V，輸出基準(zhǔn)僅變化0.28 V；當(dāng)外界溫度變化70℃時，輸出基準(zhǔn)電壓進(jìn)變化0.24 V。

[1]Paul R Gray,Paul J Hurst,Stephen H Lewis,etal.模擬集成電路的分析與設(shè)計[M].北京：高等教育出版社，2003.

[2]Phillip E.Allen,Douglas R.Holberg.CMOS Analog Circuit Design Second Edition[M].Beijing:Publishing House of Electronics Industry，2005.

[3]畢查德.拉扎維.模擬CMOS集成電路設(shè)計[M].陳貴燦，程軍，張睿智，譯.西安：西安交通大學(xué)出版社，2003.

[4]朱正涌.半導(dǎo)體集成電路[M].北京：清華大學(xué)出版社，1996.