基于ARM和FPGA架構(gòu)的高功率T/R組件控制與監(jiān)測技術(shù)

朱慶彬，錢偉寧，饒 卿，李 穎

(中國船舶重工集團公司第七二四研究所，南京 211153)

0 引 言

T/R組件把發(fā)射機、接收機、激勵器以及電源等集為一體，是包含微波、低頻、大信號、小信號、數(shù)字電路及模擬電路為一體的復(fù)雜電子系統(tǒng)。陣列天線中多個T/R組件共同工作，因而對每個T/R組件的工作狀態(tài)進行在線實時監(jiān)測，對于系統(tǒng)的維護、檢修是非常必要的。此外，T/R組件還必須能夠依照整機資源調(diào)度及波控系統(tǒng)的相關(guān)指令控制移相器對收發(fā)通道信號的相位進行控制，以實現(xiàn)陣列天線的波束掃描功能。因此，T/R組件的監(jiān)測與控制技術(shù)是T/R組件不可或缺的重要組成部分。

本文采用基于ARM 處理器和FPGA處理器通過監(jiān)測總線對陣列天線中多個T/R組件進行故障和狀態(tài)收集、監(jiān)測、記錄和上報，并在組件出現(xiàn)問題時能夠控制電源通斷以保護T/R組件，從而實現(xiàn)T/R組件的智能監(jiān)控。

1 總體設(shè)計

監(jiān)測與控制模塊采用ARM處理器和FPGA處理器架構(gòu)，可以對T/R組件進行在線實時監(jiān)測，實時上報T/R組件的故障和狀態(tài)信息，并采取相應(yīng)的保護措施，避免T/R組件的損壞，可以快速地定位T/R組件中具體元器件的故障，進而快速地解決問題，保障整個系統(tǒng)穩(wěn)定運行。系統(tǒng)的總體框圖如圖1所示。

2 硬件設(shè)計

監(jiān)測與控制模塊由ARM處理器、FPGA處理器、鐵電存儲器和接口電路組成。

ARM處理器負(fù)責(zé)組件狀態(tài)和故障監(jiān)測、與分析。FPGA處理器負(fù)責(zé)控制移相器的移相量和STC衰減量控制的運算。鐵電存儲器對組件的修正系數(shù)進行非易失存儲。接口電路負(fù)責(zé)對外的接口工作。

3 軟件設(shè)計

3.1 軟件開發(fā)

監(jiān)測與控制模塊采用ARM處理器和FPGA處理器架構(gòu)。

3.1.1 ARM開發(fā)設(shè)計

ARM選用TM4C1294NCPDT，主要負(fù)責(zé)狀態(tài)和故障監(jiān)測、分析的運算。TM4C1294NCPDT的GPIO 模塊包括15個物理 GPIO 塊，每個塊對應(yīng)一個單獨的 GPIO 端口(端口 A、B、C、D、E、F、G、H、J、K、L、M、N、P、Q)。GPIO 模塊支持高達90個可編程的輸入/輸出管腳。GPIO可以配置為讀或?qū)懝δ?。在監(jiān)測與控制電路中，GPIO可以完成對高低電平的讀取和對開關(guān)、故障燈等的通斷控制功能。TM4C1294NCPDT的ADC 模塊具有12位轉(zhuǎn)換精度，同時還內(nèi)置一個溫度傳感器、4個帶緩沖的采樣序列無需使用控制器，可以模擬輸入源進行快速采樣。每個采樣序列發(fā)生器都可靈活配置其輸入源、觸發(fā)事件、中斷的產(chǎn)生、序列發(fā)生器的優(yōu)先級等內(nèi)容。ADC可以配置為ADC0和ADC1。在監(jiān)測與控制電路中，ADC可以完成輸入信號的采樣和計算。配置為ADC功能的管腳可以采集所輸入的電平值，如脈沖電流、溫度、激勵功率、輸出功率、反射功率和電壓。由于采樣的路數(shù)比較多，采用ADC0和ADC1分時復(fù)用的方式。TM4C1294NCPDT的I2C模塊采用一根串行數(shù)據(jù)線SDA和一根串行時鐘線SCL來提供雙向的數(shù)據(jù)傳輸。I2C可以配置為I2C0～I2C9，在監(jiān)測與控制電路中，可以通過I2C總線完成對鐵電存儲器的讀寫操作。TM4C1294NCPDT的CAN是一種用于連接電子控制設(shè)備的多主共享型串行總線標(biāo)準(zhǔn)。傳輸速率最高可達1 Mbps位速率。CAN可以配置為CAN0和CAN1，在監(jiān)測與控制電路中，可以通過CAN總線匯集各個組件的故障和狀態(tài)信息和實現(xiàn)對電源模塊的開關(guān)控制。TM4C1294NCPDT的UART是一種通用串行數(shù)據(jù)總線，用于異步通信，可以實現(xiàn)全雙工傳輸和接收。UART可以配置為UART0～UART7，在監(jiān)測與控制電路中可以通過UART實現(xiàn)相位初始修正碼的輸入和ARM與FPGA數(shù)據(jù)的交互。TM4C1294NCPDT的以太網(wǎng)控制器由一個完全集成的媒體訪問控制器和網(wǎng)絡(luò)物理接口器件組成。以太網(wǎng)控制器遵循IEEE 802.3規(guī)范，完全支持10BASE-T和100BASE-TX標(biāo)準(zhǔn)。在監(jiān)測與控制電路中，可以通過以太網(wǎng)將T/R組件的故障和狀態(tài)信息傳送到后端上位機。

3.1.2 FPGA開發(fā)設(shè)計

FPGA選用XC6SLX9-2CSG324I，主要負(fù)責(zé)解析脈寬周期信號、波束控制和STC控制的運算。XC6SLX9-2CSG324I通過解析脈寬周期信號，計算脈沖寬度、周期和占空比，過脈寬或過占空比時采取相應(yīng)的保護措施以避免T/R組件的損壞。XC6SLX9-2CSG324I通過解析串行移相控制報文來實現(xiàn)對移相器的控制，從而實現(xiàn)波束控制功能。XC6SLX9-2CSG324I通過解析串行衰減控制報文來實現(xiàn)對衰減器的控制，從而實現(xiàn)STC控制功能。

3.2 算法設(shè)計

3.2.1 ARM算法設(shè)計

ARM主要負(fù)責(zé)組件狀態(tài)和故障監(jiān)測與分析。ARM能夠?qū)⒔?jīng)過測量組件得到的幅相誤差系數(shù)存入鐵電存儲器中。組件開機工作后將鐵電存儲器中修正系數(shù)發(fā)送給FPGA。

ARM從外部讀入6位組件槽位信息，根據(jù)該信息動態(tài)生成自己的IP地址，以實現(xiàn)組件的互換性能。同時，對T/R組件的脈沖電流、溫度、激勵功率、輸出功率、反射功率和電壓等信號進行采樣與量化，并對指定的狀態(tài)監(jiān)測信號數(shù)據(jù)進行門限判斷，一旦超過門限則判斷為故障，點亮故障指示燈，進行相應(yīng)的保護操作，實時地上報T/R組件的狀態(tài)和故障信息，并鎖存故障時的狀態(tài)。

3.2.2 FPGA算法設(shè)計

FPGA處理器負(fù)責(zé)波束控制和STC衰減控制的運算。波束控制時，F(xiàn)PGA接收ARM發(fā)送的相位初始修正碼，并接收外部485總線送入的串行移相控制報文。報文包含移相碼A 、移相碼B、頻率碼和使能等信號。將解析出的移相碼與對應(yīng)頻率的相位初始修正碼進行減法運算，將得到的移相器控制信號進行串轉(zhuǎn)并運算，并按時序要求依次將移相器控制信號A及移相器控制信號B輸出至移相器相應(yīng)的控制端，從而完成波束控制功能。STC控制時，F(xiàn)PGA解析出衰減控制報文里的STC曲線數(shù)據(jù)并存在內(nèi)部寄存器中。STC曲線數(shù)據(jù)為128階6位幅度控制碼。當(dāng)STC選取碼發(fā)生變更時，以脈寬周期觸發(fā)信號的下降沿為起始時刻，按3 μs的間隔依次將128階幅度控制信號輸出至數(shù)控衰減器控制端，從而完成STC控制功能。

系統(tǒng)的算法處理流程如圖2所示。

4 結(jié)束語

本文分析了基于ARM處理器和FPGA處理器對組件實時智能監(jiān)控技術(shù)的設(shè)計方法，并完成了拷機試驗。實際的使用結(jié)果表明，ARM處理器能夠?qū)崟r地進行對組件故障狀態(tài)監(jiān)測收集、控制、存儲和上報，方便故障定位和維修，同時FPGA能夠快速地對組件進行移相與衰減計算與控制，兩者的互補使用很好地滿足了T/R組件的工作要求。

參考文獻：

[1] 周根林.嵌入式系統(tǒng)原理與應(yīng)用[M].南京：南京大學(xué)出版社，2006：93-97.

[2] 倪一鳴.基于uC/OS-Ⅱ的網(wǎng)絡(luò)控制系統(tǒng)通訊接口設(shè)計[J].兵工自動化，2003，22(3)：55-57.

[3] 史久根，張培仁，陳真勇.CAN現(xiàn)場總線系統(tǒng)設(shè)計技術(shù)[M].北京：國防工業(yè)出版社，2004:26-57.

[4] 寧杰城，王春，周新志.ARM內(nèi)核上的uC/OS-II嵌入式系統(tǒng)的移植[J].中國測試技術(shù)，2005，31(2)：65-66.