多核DSP通用信號(hào)處理模塊設(shè)計(jì)

朱玉軍，鄒紹濤，張紹華，唐亞川

（零八一電子集團(tuán)有限公司，成都 611731）

1 引言

信號(hào)處理是現(xiàn)代雷達(dá)的核心，實(shí)現(xiàn)目標(biāo)的檢測(cè)、跟蹤、成像及目標(biāo)識(shí)別，并且集成了角度解算、距離跟蹤、速度測(cè)量等功能。信號(hào)處理功能的增加及性能的提升，要求信號(hào)處理硬件模塊具備一定通用性，系統(tǒng)軟件功能可升級(jí)、可重構(gòu)。FPGA+DSP是目前雷達(dá)信號(hào)處理系統(tǒng)主流的平臺(tái)架構(gòu)形式。DSP除了具備FPGA的功耗低、良好環(huán)境適應(yīng)性優(yōu)點(diǎn)外，還具備多種高速交換網(wǎng)絡(luò)和共享總線，可實(shí)現(xiàn)系統(tǒng)良好擴(kuò)展，適合構(gòu)建大帶寬、復(fù)雜流程的雷達(dá)系統(tǒng)。

TMS320C6678是TI公司高性能多核DSP，其單片集成了8個(gè)TMS320 C66xDSP 核，單核可達(dá)40GMAC 的定點(diǎn)計(jì)算性能和20GFLOP 的浮點(diǎn)運(yùn)算速度。TMS320C6678還集成了包括串行RapidIO、PCI-Express、Hyperlink 等的高速接口，支持芯片到芯片和板卡之間的通信，便于多片擴(kuò)展。

基于多核DSP的優(yōu)異性能，本文以TMS320C6678和Virtex-7系列FPGA為核心器件，設(shè)計(jì)基于VPX總線的通用信號(hào)處理模塊，該模塊能夠滿足各種常規(guī)體制雷達(dá)的信號(hào)處理功能需求。

2 系統(tǒng)設(shè)計(jì)

2.1 系統(tǒng)構(gòu)成

本模塊采用VPX總線標(biāo)準(zhǔn)的6U尺寸設(shè)計(jì)，主處理芯片為2片TMS320C6678，1片Virtex-7系列XC7VX485T的FPGA。如下圖1（a）所示，兩片DSP之間通過PCIe、Hyperlink高速差分互聯(lián)，其中每片DSP外掛4GB的DDR3作為外部存儲(chǔ)，F(xiàn)PGA與DSP之間接口則包含SRIO、I2C、GPIO、EMIF、UART。板上另一片小的FPGA主要負(fù)責(zé)硬件的上電及邏輯控制。

圖1 通用信號(hào)處理模塊示意圖

整板對(duì)外接口則包括差分、單端、網(wǎng)口、光纖、FMC接口，F(xiàn)MC將I/O接口與載板分離，不僅簡(jiǎn)化I/O接口模塊設(shè)計(jì)，同時(shí)最大化載卡的重復(fù)利用率。通用信號(hào)處理模塊的實(shí)物圖如上圖1（b）所示。

2.2 電源、時(shí)鐘設(shè)計(jì)

良好的電源設(shè)計(jì)是整個(gè)系統(tǒng)能正常穩(wěn)定工作的關(guān)鍵，必須滿足系統(tǒng)功耗要求，并且需要提供一定的功耗余量。整個(gè)電源系統(tǒng)VPX的+12V提供，然后根據(jù)需要通過DC—DC轉(zhuǎn)換分別給FMC，F(xiàn)PGA及DSP提供相應(yīng)的電源，電源系統(tǒng)設(shè)計(jì)如下圖2（a）所示。DSP嚴(yán)格的上電順序要求，通過FPGA進(jìn)行控制。

圖2 電源、時(shí)鐘系統(tǒng)設(shè)計(jì)

本系統(tǒng)中FPGA與DSP結(jié)構(gòu)復(fù)雜，功能強(qiáng)大，對(duì)時(shí)鐘的要求也非常高，不僅種類多而且精度高。本模塊中采用TI公司的CDCM6208頻率合成器實(shí)現(xiàn)系統(tǒng)的時(shí)鐘解決方案，其實(shí)現(xiàn)框圖如上圖2（b）所示。

2.3 接口設(shè)計(jì)

基于標(biāo)準(zhǔn)化，通用化的設(shè)計(jì)思想，為滿足多個(gè)產(chǎn)品的需求。在對(duì)外接口的設(shè)計(jì)上，背板采用了VPX架構(gòu)，可進(jìn)行功能的擴(kuò)展。前面板設(shè)計(jì)了兩片F(xiàn)MC子卡接口，可作為AD，DA的數(shù)據(jù)輸入輸出或其它功能的擴(kuò)展。同時(shí)，該板卡還支持光纖通信，千兆以太網(wǎng)通信。

FMC 接口將載卡與子卡物理分離，通過靈活的引腳分配，最大限度地減少設(shè)計(jì)的精力和資源，能夠提高效率，進(jìn)而在設(shè)計(jì)重復(fù)利用性，兼容性、穩(wěn)定性方面帶來諸多顯著優(yōu)勢(shì)。例如，當(dāng)前端的AD采樣速率根據(jù)應(yīng)用場(chǎng)景發(fā)生了變化，由40MHz變到80MHz時(shí)，可以采用定制的內(nèi)部板設(shè)計(jì)或者直接采購(gòu)商用成品（COTS）ADC子卡并對(duì) FPGA 設(shè)計(jì)略作調(diào)整即可，這就極大的提高了載板的通用性。

3 工程應(yīng)用

3.1 連續(xù)波雷達(dá)信號(hào)處理

在LFMCW雷達(dá)中，利用本振信號(hào)與回波信號(hào)混頻得到差拍信號(hào)，信號(hào)處理對(duì)經(jīng)過放大濾波后的差拍信號(hào)進(jìn)行AD采樣，并作FFT頻譜分析，通過回波時(shí)延與差拍頻率的線性關(guān)系得映射到距離向，并通過MTD進(jìn)行雜波抑制及信號(hào)積累，再經(jīng)過CFAR檢測(cè)得到目標(biāo)信息，最后進(jìn)行角度解算，并將點(diǎn)跡信息送后續(xù)數(shù)據(jù)處理。下圖3信號(hào)處理分系統(tǒng)的處理原理框圖，A/D模塊由FMC子卡接入，采樣率可靈活調(diào)整。FPGA中主要完成低通濾波及FFT頻譜分析功能，DSP實(shí)現(xiàn)慢時(shí)間維的多普勒處理并做角度解算。

3.2 單脈沖雷達(dá)信號(hào)處理

單脈沖雷達(dá)信號(hào)處理主要完成對(duì)中頻回波信號(hào)進(jìn)行采樣、數(shù)字下變頻、脈沖壓縮、MTD、恒虛警處理、目標(biāo)信號(hào)的后處理等工作，其信號(hào)處理流程如下圖4（a）所示。A/D變換由FMC子卡實(shí)現(xiàn)，數(shù)字下變頻功能映射到FPGA中，DSP中則完成后續(xù)的脈壓、MTD及CFAR處理。

圖3 LFMCW雷達(dá)信號(hào)處理原理框圖

圖4 單脈沖雷達(dá)信號(hào)處理

當(dāng)目標(biāo)為行人，其信噪比SNR=-12 dB，雜噪比CNR=14 dB，初始距離為9.8km，速度為0.5m/s，加速度為0.3m/s2，波形為時(shí)寬54us，帶寬15MHz線性調(diào)頻，經(jīng)過信號(hào)處理后結(jié)果為上圖4（b）。

4 結(jié)束語

本文以TI公司的多核DSP芯片TMS320C6678，Xilinx公司的高性能Virtex-7系列FPGA設(shè)計(jì)了一款多核DSP通用信號(hào)處理模塊，并采用FMC接口接入子卡形式，具備較強(qiáng)的靈活性。多核DSP與高性能、大容量FPGA便于系統(tǒng)功能升級(jí)優(yōu)化，具備一定通用性，基本可滿足常規(guī)體制雷達(dá)的信號(hào)處理功能及性能需求。通過筆者單位實(shí)際產(chǎn)品的工程應(yīng)用，驗(yàn)證了其通用性，未來還將在更廣的范圍進(jìn)行推廣。

[1] 劉文政.多核DSP TMS320C6678的電源設(shè)計(jì)，艦船電子對(duì)抗，2015（10）.

[2] 鄧豹.TI6678多核DSP時(shí)鐘電路的設(shè)計(jì)與實(shí)現(xiàn)，航空計(jì)算技術(shù)，2015（11）.

[3] 盧建章，劉洋.TMS320C6678多核DSP的HyperLink應(yīng)用，微型機(jī)與應(yīng)用，2017（2）.