差分信號在印制線路板上的實現(xiàn)

李小亮，陳 真

（中國電子科技集團(tuán)公司第五十八研究所，江蘇無錫 214035）

1 前言

差分信號（VDS，Voltage Differential Signal）是用一個數(shù)值來表示兩個物理量之間的差異。差分信號又稱差模信號，是相對于共模信號而言的。差分傳輸是一種信號傳輸技術(shù)，區(qū)別于傳統(tǒng)的一根信號線一根地線的做法，差分傳輸在兩根線上都傳輸信號，這兩個信號振幅相等，相位相反。低電壓差分信號（LVDS，Low-Voltage Differential Signaling）是美國國家半導(dǎo)體公司提出的一種信號傳輸模式。目前，流行的LVDS技術(shù)規(guī)范有兩個標(biāo)準(zhǔn)：一個是TIA/EIA（電訊工業(yè)聯(lián)盟/電子工業(yè)聯(lián)盟）的ANSI/TIA/EIA-644標(biāo)準(zhǔn)，另一個是IEEE 1596.3標(biāo)準(zhǔn)。這兩個標(biāo)準(zhǔn)注重于對LVDS接口的電特性、互連與線路端接等方面的研究，對于生產(chǎn)工藝、傳輸介質(zhì)和供電電壓等則沒有明確規(guī)定。LVDS可采用CMOS、GaAs或其他技術(shù)實現(xiàn)，傳輸電壓可以從5 V到3.3 V甚至更低；傳輸介質(zhì)可以是PCB連線，也可以是特制的電纜。標(biāo)準(zhǔn)推薦的最高數(shù)據(jù)傳輸速率是655 Mbps，而理論上最高速率可以達(dá)到1.923 Gbps。本文主要研究如何在印制板上實現(xiàn)差分信號的傳輸，并且可以在125℃的高溫環(huán)境下使用，這對集成電路高溫加電有重大意義。

2 差分信號的實現(xiàn)方法

目前行業(yè)內(nèi)一般的信號函數(shù)發(fā)生器只能發(fā)出單端信號，還不能夠直接生成差分信號，即使目前已經(jīng)有廠家能夠制造差分晶體振蕩器，實際使用下來發(fā)現(xiàn)有如下三個問題：（1）價格高昂；（2）驅(qū)動能力不夠；（3）生成的差分信號干擾比較嚴(yán)重。所以要實現(xiàn)差分信號在印制板上的傳輸，就必須構(gòu)建一個生成差分信號的電路系統(tǒng)。

2.1 外置驅(qū)動板

要實現(xiàn)差分信號在印制板上的傳輸，就必須先生成差分信號。我們首先想到的是設(shè)計一個能夠生成差分信號的系統(tǒng)，通過這個系統(tǒng)生成差分信號再傳輸至印制板上。

2.1.1 通用驅(qū)動板

通用驅(qū)動板是目前加電過程中應(yīng)用比較成熟的技術(shù)，它通過對16 MHz晶振產(chǎn)生的信號進(jìn)行分頻（一般我們選取1 MHz的頻率，用10101010…表示），根據(jù)這個規(guī)則，我們可以得到1 MHz的任意二分頻信號，同時也可以獲得不同相位的分組信號，如頻率為1MHz、相位差為180°的一組信號就可以表示為如圖1所示。

圖1 頻率1 MHz、相位差180°的一組信號示意圖

但這只是兩組相位差為180°的信號，離我們需要的真正意義上的差分信號還有一些距離，所以不可以用此來代替差分信號。

2.1.2 特制驅(qū)動板

實際加電過程中，要產(chǎn)生所需要的差分信號，我們可以通過外接配置電路來實現(xiàn)，即輸入單端信號，通過差分驅(qū)動電路生成所需的差分信號，市面上一般的差分驅(qū)動電路都為塑封電路，耐溫不超過85℃，不能直接高溫加電，驅(qū)動板只能放置于外面，且塑封電路價格便宜、易于獲得。以99××驅(qū)動板SCH-32路為例，1 MHz單端信號通過CDCV××××生成多路信號，每路信號再經(jīng)過SN××LVDS×××差分驅(qū)動電路形成差分信號。設(shè)計驅(qū)動板時要注意電源的濾波，以防止對差分信號的干擾，如圖2所示。

生成的差分信號傳輸?shù)接≈瓢迳?，如果使用普通線路會有很大的耗損，采用雙絞線可以有效避免這種情況。但是實際加電過程中發(fā)現(xiàn)，一塊標(biāo)準(zhǔn)老化板上工位數(shù)有幾十個，每一個工位都需要單獨的雙絞線連接，連線冗雜，加電過程中容易斷線，保存時也會占用很大的地方，如圖3所示。

圖2 99××驅(qū)動板SCH-32路示意圖

圖3 標(biāo)準(zhǔn)老化板雙絞線連接成品圖

外置驅(qū)動板的優(yōu)點在于驅(qū)動板制作成本低，材料易得，制作方便，但是外置驅(qū)動板在加電時會因為人員因素或者連接本身的機(jī)械因素，造成連線脫落等問題，存放時也會擠占存儲空間，不易保存。

2.2 內(nèi)置驅(qū)動

外置驅(qū)動板的優(yōu)缺點顯而易見，且外置驅(qū)動板的不穩(wěn)定性是一大隱患，在加電過程中因為連線脫落、斷裂等問題引起的波動、脈沖，極易造成電路性能的損傷。要徹底根除這個問題，最好的辦法就是讓連線消失，即將驅(qū)動系統(tǒng)直接放置于印制板內(nèi)部，這樣就不需要外圍連接線的傳輸，自然就排除了外置驅(qū)動板帶來的隱患。

但要實現(xiàn)驅(qū)動系統(tǒng)內(nèi)置并不容易，印制老化板的工作環(huán)境溫度一般在125℃甚至可達(dá)150℃，而我們之前用的差分電路為塑封電路，其工作溫度范圍為-40～85℃，無法經(jīng)受這么高的溫度，所以首要任務(wù)就是尋找合適的差分驅(qū)動電路，我們根據(jù)資料尋得幾款合適的差分電路，如表1所示。

表1 幾款差分驅(qū)動器的比較

根據(jù)性價比及保有量，我們選取JS××CLV××BW作為研究對象，輸出端 AA’、BB’、CC’、DD’接 100 Ω阻抗匹配，如圖4所示。

圖4 JS××CLV××BW差分信號生成系統(tǒng)

AIN、BIN、CIN、DIN 輸入 0～3.3 V 的 1 MHz單路高低電平信號，通過使能端控制 AOAO/、BOBO/、COCO/、DODO/輸出±3.3 V的差分信號。印制板示意圖如圖5所示。

圖5 JS××CLV××BW印制板示意圖

需要特別注意的是差分信號的傳輸需要走差分等長線，以確保差分信號傳輸?shù)臏?zhǔn)確性，降低差分信號傳輸因受線影響而失真的概率，如圖5虛線處所示。

生成的差分信號幅度為±3.3 V，但很多情況下，當(dāng)我們進(jìn)行LVDS傳輸時，信號的幅度要低于3.3 V，因此我們還需要對現(xiàn)有的差分信號驅(qū)動系統(tǒng)進(jìn)行改進(jìn)，以期能夠適應(yīng)不同幅度的LVDS信號。

如圖6所示，將生成的差分信號通過JFX×××進(jìn)行電平轉(zhuǎn)換（JFX×××支持1.1～3.6 V電源的任意轉(zhuǎn)換），通過控制VCCA和VCCB即可以得到我們想要的幅度的差分信號。

圖6 JFX×××電平轉(zhuǎn)換系統(tǒng)

內(nèi)置驅(qū)動由于需承受的溫度較高，導(dǎo)致其對芯片、材料的要求也比較高，但輸出差分信號穩(wěn)定、可靠性高、幅度可控，且使用壽命長，降低了生產(chǎn)過程中的使用復(fù)雜性，保存時按一般保存方法處理即可，不必進(jìn)行特殊處理。

3 結(jié)果與討論

本文研究了現(xiàn)階段幾種差分信號實現(xiàn)的方法，各自的優(yōu)缺點比較明顯，具體使用時可以根據(jù)用戶自身的需求進(jìn)行選擇，如表2所示。

表2 四款差分信號實現(xiàn)方法的比較

我們在系統(tǒng)的輸入端輸入0～3.3 V、1 MHz的單端信號，信號在經(jīng)過JS××CLV××BV之后生成±3.3 V的差分信號，根據(jù)實際需要再經(jīng)過JFXL×××進(jìn)行電壓變換，變?yōu)椤?.2 V、1 MHz的差分信號，如圖7所示。從圖中我們可以發(fā)現(xiàn)內(nèi)置驅(qū)動系統(tǒng)具有穩(wěn)定的輸出，生成的差分信號幾乎沒有毛刺，平穩(wěn)光滑，且還可以根據(jù)需要靈活地對生成的差分信號進(jìn)行低電壓變換。

圖7 差分信號輸出監(jiān)測系統(tǒng)

4 結(jié)論

綜合比較下來，內(nèi)置驅(qū)動系統(tǒng)生成的差分信號平穩(wěn)光滑，提升了加電效率，不會對試驗電路產(chǎn)生干擾，可以在125℃的高溫環(huán)境下使用，且可對信號幅度靈活地進(jìn)行變換。

在集成電路高速發(fā)展的今天，提供平穩(wěn)光滑的差分信號輸出是一個十分重要的內(nèi)容。內(nèi)置差分信號輸出系統(tǒng)輸出信號穩(wěn)定，不僅能適應(yīng)高低溫環(huán)境，還能夠進(jìn)行低電壓變換，是當(dāng)前可靠性最高的差分信號生成系統(tǒng)?；谄鋬?yōu)越的性能，其在老練試驗領(lǐng)域及相關(guān)測試領(lǐng)域也會得到越來越廣泛的應(yīng)用。

參考文獻(xiàn)：

[1]Zamarreno Ramos C,Kulkarni R,Silva Martinez J,Serrano Gotarredona T.A 1.5 ns OFF/ON Switching-Time Voltage-Mode LVDS Driver/Receiver Pair for Asynchronous AER Bit-Serial Chip Grid Links with up to 40times event-rate dependent power savings[J].TEEE transactions on biomedical circuits and systems，2013,7(5)：722-731.

[2]Hazem W Mater,Khaldoon Abugharbieh,Abdel-Karim Al-Tamimi.A 1.8 V low power 5 Gbps pmo-based output driver withgood return lossperformance[J].Analog Integrated Circuits and Singal Processing,2014,79(1)：1-13.

[3]黃寅，張衛(wèi)杰，王秀壇，彭應(yīng)寧.LVDS高速數(shù)據(jù)傳輸設(shè)計及其在SAR處理機(jī)中的應(yīng)用[J].微計算機(jī)信息，2005(19)：102-104.

[4]伊騰岳.LVDS接口I/O抗輻射加固技術(shù)研究[D].西安：西安電子科技大學(xué)，2015：1.