數(shù)字化電子實(shí)驗(yàn)中的EDA分析

重慶市輕工業(yè)學(xué)校 林 挺

前言

數(shù)字電子技術(shù)是普通高校和職業(yè)院校電子信息專業(yè)中的一門必修課，課程本身的理論性和實(shí)踐性較強(qiáng)，知識(shí)點(diǎn)復(fù)雜且抽象，需要以數(shù)字化電子實(shí)驗(yàn)為依托，推動(dòng)理論與實(shí)踐的結(jié)合，提升教學(xué)效果。新時(shí)期，數(shù)字化電子實(shí)驗(yàn)在形勢(shì)與教學(xué)環(huán)境等方面出現(xiàn)了很大變化，原本的實(shí)驗(yàn)教學(xué)出現(xiàn)了許多問題，無法滿足現(xiàn)代教育的發(fā)展要求，在一定程度上影響了教學(xué)效果?；诖?，需要運(yùn)用EDA技術(shù)，推動(dòng)數(shù)字電子技術(shù)實(shí)驗(yàn)教學(xué)的改革與創(chuàng)新。

1 數(shù)字化電子技術(shù)與EDA技術(shù)的定義

1.1 數(shù)字化電子技術(shù)

電子技術(shù)本身屬于一種基于電子模塊和元器件的組成技術(shù)，可以分為模擬電子技術(shù)和數(shù)字電子技術(shù)，相比較而言，數(shù)字電子技術(shù)的應(yīng)用更加廣泛，抽樣定理是技術(shù)的核心所在，具體來講，就是依照一定的抽樣區(qū)間，針對(duì)模擬信號(hào)進(jìn)行抽樣，以此來得到質(zhì)量更高、安全性更好的電子信號(hào)。而在實(shí)際應(yīng)用中，數(shù)字電子技術(shù)還能夠與計(jì)算機(jī)技術(shù)結(jié)合起來，滿足軟件與電子技術(shù)的相關(guān)需求。

數(shù)字電子技術(shù)有著良好的用戶體驗(yàn)性，其優(yōu)勢(shì)主要體現(xiàn)在兩個(gè)方面：一方面，數(shù)字信號(hào)可以通過加密的方式，保證安全性的同時(shí)，也能夠提升接收端的信號(hào)接收效果。加密性保證了數(shù)字信號(hào)的可信度，使得其在傳輸和使用的過程中，可以有效避免數(shù)據(jù)丟失等問題；另一方面，數(shù)字電子技術(shù)可以保證信號(hào)效果，提升其接收質(zhì)量。以抽樣定理為核心的數(shù)字電子技術(shù)可以通過對(duì)模擬信號(hào)的抽樣處理，更加真實(shí)地對(duì)信號(hào)信息還原，降低信號(hào)噪音，有助于信號(hào)質(zhì)量的提高[1]。

1.2 EDA技術(shù)

EDA的全稱是Electronic Design Automation，電子設(shè)計(jì)自動(dòng)化，其本身是基于計(jì)算機(jī)輔助設(shè)計(jì)CAD、計(jì)算機(jī)輔助制造CAM、計(jì)算機(jī)輔助工程CAE和計(jì)算機(jī)輔助測(cè)試CAT發(fā)展起來的一種新型技術(shù)，強(qiáng)調(diào)在EDA軟件平臺(tái)上，利用計(jì)算機(jī)工具，結(jié)合VerilogHDL硬件描述語(yǔ)言進(jìn)行文件設(shè)計(jì)，實(shí)驗(yàn)載體可以選擇大規(guī)?？删幊唐骷?，將電子系統(tǒng)設(shè)計(jì)作為目標(biāo)，系統(tǒng)級(jí)仿真、綜合技術(shù)和高級(jí)語(yǔ)言描述是其主要特征。EDA技術(shù)基本代表了電子設(shè)計(jì)技術(shù)最新的發(fā)展方向，在先進(jìn)可發(fā)工具的支持下，能夠自動(dòng)實(shí)現(xiàn)邏輯編輯、化簡(jiǎn)、分割、優(yōu)化等操作，可以極大地簡(jiǎn)化設(shè)計(jì)工作，設(shè)計(jì)人員可以通過分析提前預(yù)知設(shè)計(jì)結(jié)果，提升設(shè)計(jì)的針對(duì)性，縮短產(chǎn)品研發(fā)周期，同時(shí)也能夠有效降低設(shè)計(jì)成本[2]。

2 EDA技術(shù)的發(fā)展

EDA出現(xiàn)前，在開展集成電路的設(shè)計(jì)時(shí)，相關(guān)工作需要設(shè)計(jì)人員手工完成，之所以能夠如此，是因?yàn)楫?dāng)時(shí)的集成電路相對(duì)簡(jiǎn)單。二十世紀(jì)七十年代中期，開發(fā)設(shè)計(jì)人員開始嘗試運(yùn)用先進(jìn)技術(shù)，推動(dòng)設(shè)計(jì)過程的自動(dòng)化，并成立了設(shè)計(jì)自動(dòng)化會(huì)議。1980年，《超大規(guī)模集成電力系統(tǒng)導(dǎo)論》的發(fā)表，提出運(yùn)用編程語(yǔ)言完成芯片設(shè)計(jì)的相關(guān)思路，希望能夠借助集成電路邏輯仿真和功能驗(yàn)證等工具，提升芯片設(shè)計(jì)的復(fù)雜程度。計(jì)算機(jī)仿真技術(shù)的應(yīng)用，使得設(shè)計(jì)人員能夠在構(gòu)建硬件電路前，就設(shè)計(jì)項(xiàng)目進(jìn)行仿真，在這種情況下，芯片布局布線等工作對(duì)于人工設(shè)計(jì)的需求進(jìn)一步降低，軟件的正確率也得到了顯著提升[3]。現(xiàn)如今，雖然設(shè)計(jì)語(yǔ)言和設(shè)計(jì)工具不斷創(chuàng)新，但是對(duì)于數(shù)字集成電路的設(shè)計(jì)而言，以編程語(yǔ)言來對(duì)預(yù)期行為進(jìn)行設(shè)計(jì)和驗(yàn)證，以軟件工具綜合得到低抽象級(jí)物理設(shè)計(jì)，依然是非常重要的基礎(chǔ)。1987年，VHDLL硬件描述語(yǔ)言得以產(chǎn)生，推動(dòng)了仿真系統(tǒng)的飛速發(fā)展，運(yùn)用這些系統(tǒng)，設(shè)計(jì)人員能夠直接完成設(shè)計(jì)芯片的仿真工作。最近十?dāng)?shù)年，半導(dǎo)體技術(shù)的飛速發(fā)展使得集成電路的規(guī)模迅速擴(kuò)大，電子設(shè)計(jì)自動(dòng)化顯得越發(fā)重要，EDA技術(shù)在機(jī)械、通信、化工、電子、醫(yī)學(xué)乃至軍事、航空航天等領(lǐng)域都得到了廣泛應(yīng)用，受到了設(shè)計(jì)人員和技術(shù)人員的高度重視[4]。

3 EDA技術(shù)的流程

EDA技術(shù)的出現(xiàn)，引發(fā)了數(shù)字電子技術(shù)設(shè)計(jì)領(lǐng)域的變革，其基本設(shè)計(jì)流程如圖1所示。

圖1 EDA技術(shù)設(shè)計(jì)流程

一是設(shè)計(jì)輸入，對(duì)于一個(gè)設(shè)計(jì)項(xiàng)目而言，可以包含一個(gè)或者多個(gè)源文件，這些文件的形式多種多樣，包括混合輸入文件、VHDL文本文件以及原理圖文件等；二是綜合，簡(jiǎn)單來講，就是利用EDA系統(tǒng)綜合其，將軟件設(shè)計(jì)與硬件可實(shí)現(xiàn)性掛鉤，推動(dòng)軟件向硬件電路的轉(zhuǎn)化。EDA本身具備較好的邏輯綜合及優(yōu)化功能，可以幫助設(shè)計(jì)人員將設(shè)計(jì)出的邏輯電路圖自動(dòng)轉(zhuǎn)化成門級(jí)電路，同時(shí)生成相應(yīng)的文件報(bào)表[5]；三是布局布線，在綜合后，需要結(jié)合相應(yīng)的適配器，針對(duì)某個(gè)具體目標(biāo)，進(jìn)行文件邏輯映射，這個(gè)過程稱為適配，或者說是布局布線工作，適配對(duì)象能夠直接和器件結(jié)構(gòu)的細(xì)節(jié)相互對(duì)應(yīng)；四是仿真，設(shè)計(jì)完成后，需要運(yùn)用EDA工具，針對(duì)適配結(jié)果進(jìn)行仿真測(cè)試，仿真的級(jí)別可以分為兩種，一種是時(shí)序仿真，即針對(duì)適配文件的仿真，與真實(shí)器件運(yùn)行特性接近，在仿真環(huán)節(jié)充分考慮了硬件特性，仿真精度高。另一種是功能仿真，僅針對(duì)設(shè)計(jì)描述中的邏輯功能進(jìn)行仿真，根據(jù)仿真結(jié)果判斷功能是否可以滿足設(shè)計(jì)需求，并不會(huì)涉及器件的硬件特性[6]；五是編程下載，經(jīng)過仿真確認(rèn)設(shè)計(jì)合理后，可以利用Byteblaster下載電纜線，將適配生成的下載或者配置文件下載到器件中，然后開展調(diào)試驗(yàn)證工作。下載完成后，需要針對(duì)硬件系統(tǒng)進(jìn)行統(tǒng)一測(cè)試，查看設(shè)計(jì)項(xiàng)目在目標(biāo)系統(tǒng)上能夠正常工作，對(duì)于存在的問題，需要及時(shí)通過優(yōu)化設(shè)計(jì)的方式進(jìn)行解決。

4 EDA技術(shù)下的實(shí)驗(yàn)框架

從目前來看，我國(guó)自主研發(fā)的虛擬實(shí)驗(yàn)臺(tái)基本能夠滿足數(shù)字電子技術(shù)實(shí)驗(yàn)教學(xué)的要求，EDA技術(shù)的應(yīng)用，對(duì)虛擬實(shí)驗(yàn)的內(nèi)容進(jìn)行了豐富，使得操作中的電子模擬實(shí)驗(yàn)得以實(shí)現(xiàn)[7]。具體來講，EDA技術(shù)下的實(shí)驗(yàn)框架應(yīng)該包含兩個(gè)方面的內(nèi)容：一是虛擬數(shù)字電子技術(shù)實(shí)驗(yàn)平臺(tái)，包括實(shí)驗(yàn)仿真功能模塊和虛擬實(shí)驗(yàn)平臺(tái)模塊，前者是以EDA技術(shù)為基礎(chǔ)的學(xué)習(xí)型平臺(tái)，后者則能夠針對(duì)實(shí)驗(yàn)平臺(tái)的各種信息進(jìn)行管理，對(duì)平臺(tái)功能進(jìn)行評(píng)估；二是虛擬數(shù)字電子技術(shù)模塊構(gòu)建，實(shí)驗(yàn)平臺(tái)仿真功能應(yīng)該包含的內(nèi)容有幾個(gè)，如基礎(chǔ)教育、信息采集、虛擬實(shí)驗(yàn)和實(shí)驗(yàn)結(jié)果處理。對(duì)于虛擬數(shù)字電子技術(shù)而言，基礎(chǔ)學(xué)習(xí)包含了EDA工具、理論知識(shí)儲(chǔ)備、軟件編程語(yǔ)言學(xué)習(xí)以及實(shí)驗(yàn)儀器使用說明四個(gè)不同的元素，在局域網(wǎng)內(nèi)，就可以下載完整的數(shù)字試驗(yàn)設(shè)計(jì)案例，通過對(duì)案例的分析，能夠得到較為詳細(xì)的設(shè)計(jì)思路，促進(jìn)技術(shù)水平的提高。管理模塊同樣包含四個(gè)組成部分，分別是項(xiàng)目審批、內(nèi)容發(fā)布、信息整理和進(jìn)度跟蹤[8]。

5 數(shù)字化電子實(shí)驗(yàn)中的EDA技術(shù)的具體應(yīng)用

EDA技術(shù)支撐下，數(shù)字化電子實(shí)驗(yàn)大致可以分為設(shè)計(jì)型、驗(yàn)證型和創(chuàng)新型三種不同類型，與傳統(tǒng)實(shí)驗(yàn)相比，基于EDA技術(shù)的數(shù)字化電子實(shí)驗(yàn)教學(xué)有著更加清晰的思路，可以對(duì)實(shí)驗(yàn)流程進(jìn)行簡(jiǎn)化，避免重復(fù)工作。將EDA技術(shù)應(yīng)用到數(shù)字化電子實(shí)驗(yàn)中，有著非常明顯的優(yōu)勢(shì)：一是能夠?qū)W(xué)生的實(shí)踐操作能力進(jìn)行強(qiáng)化，通過實(shí)驗(yàn)教學(xué)，幫助學(xué)生掌握EDA技術(shù)的原理和精髓，使得學(xué)生可以運(yùn)用EDA技術(shù)完成系統(tǒng)的設(shè)計(jì)創(chuàng)新，實(shí)驗(yàn)環(huán)節(jié)較短的開發(fā)周期也使得設(shè)計(jì)電路的調(diào)整相對(duì)簡(jiǎn)單，在實(shí)驗(yàn)過程中，學(xué)生能夠樹立對(duì)于學(xué)習(xí)的信息，激發(fā)興趣，并在興趣的引導(dǎo)下開展實(shí)踐，有助于其思維能力的培養(yǎng)和實(shí)踐能力的強(qiáng)化；二是可以提升實(shí)驗(yàn)的可靠性。EDA技術(shù)的應(yīng)用，能夠?qū)?shù)字化電子實(shí)驗(yàn)的模式和方法進(jìn)行創(chuàng)新，打破束縛，提升實(shí)驗(yàn)可靠性，使得實(shí)驗(yàn)的價(jià)值能夠得到有效發(fā)揮。另外，EDA技術(shù)的應(yīng)用，還可以對(duì)電路設(shè)計(jì)進(jìn)行更加清晰直觀的反映，幫助學(xué)生及時(shí)找出設(shè)計(jì)中存在的不足和問題，提升實(shí)驗(yàn)效率和準(zhǔn)確性。例如，在實(shí)驗(yàn)過程中，受延時(shí)因素影響，各級(jí)門電路容易發(fā)生冒煙現(xiàn)象，與正常信號(hào)中產(chǎn)生尖脈沖，傳統(tǒng)實(shí)驗(yàn)?zāi)Ｊ讲⒉荒芗皶r(shí)發(fā)現(xiàn)，EDA技術(shù)支持下則能夠?qū)⒃搯栴}直觀反映出來，結(jié)合仿真分析來對(duì)問題進(jìn)行解決；三是保證實(shí)驗(yàn)設(shè)計(jì)的開放性。EDA仿真的應(yīng)用，突破了時(shí)間與空間的束縛，對(duì)于課堂時(shí)間和實(shí)驗(yàn)設(shè)備并沒有過多要求，與傳統(tǒng)實(shí)驗(yàn)相比，EDA技術(shù)支持下的數(shù)字化電子實(shí)驗(yàn)主要是以軟件平臺(tái)為依托開展實(shí)驗(yàn)和設(shè)計(jì)，在設(shè)計(jì)完成后可以直接下載文件，也可以就系統(tǒng)性能進(jìn)行仿真測(cè)試，這樣的形式提高了實(shí)驗(yàn)的高效性和靈活性[9]。在EDA仿真環(huán)節(jié)，學(xué)生能夠?qū)?shù)進(jìn)行優(yōu)化，縮短實(shí)驗(yàn)仿真周期，促進(jìn)教學(xué)效率與質(zhì)量的提高；四是可以提升實(shí)驗(yàn)效率。數(shù)字化電子實(shí)驗(yàn)中，存在一些相當(dāng)復(fù)雜的實(shí)驗(yàn)，學(xué)生在實(shí)驗(yàn)過程中可能會(huì)因?yàn)椴僮鞑缓侠恚y以完成對(duì)實(shí)驗(yàn)結(jié)果的觀察分析。EDA技術(shù)的應(yīng)用，對(duì)實(shí)驗(yàn)過程進(jìn)行了簡(jiǎn)化，使得實(shí)驗(yàn)操作變得更加簡(jiǎn)單，通過調(diào)整實(shí)驗(yàn)條件的方式，也可以同時(shí)實(shí)現(xiàn)多個(gè)實(shí)驗(yàn)方案的對(duì)比分析，有助于實(shí)驗(yàn)效率的提高。

這里就EDA技術(shù)在數(shù)字化電子實(shí)驗(yàn)中具體應(yīng)用進(jìn)行簡(jiǎn)單分析。

5.1 全加器實(shí)驗(yàn)

全加器實(shí)驗(yàn)屬于驗(yàn)證型實(shí)驗(yàn)，主要目的是為了更好地了解和掌握Quartus Ⅱ軟件以及EDA技術(shù)的實(shí)現(xiàn)流程，通過原理圖編輯輸入的方式來判斷電路功能是否可以順利實(shí)現(xiàn)。在實(shí)驗(yàn)操作環(huán)節(jié)，基本步驟為原理圖編輯輸入→編譯→功能仿真→時(shí)序仿真→引腳配置→編程下載。以四位全加器實(shí)驗(yàn)為例，實(shí)驗(yàn)教學(xué)的基本目的，是加深學(xué)生對(duì)于全加器工作原理和電路構(gòu)成的理解，幫助其更好地掌握EDA技術(shù)，同時(shí)確保學(xué)生能夠熟悉Quartus Ⅱ原理圖輸入方法，完成簡(jiǎn)單組合電路設(shè)計(jì)。一個(gè)四位全加器可以由四個(gè)一位全加器構(gòu)成，加法器間可以采用串行的方式實(shí)現(xiàn)進(jìn)位，簡(jiǎn)單來講，就是將低位加法器進(jìn)位輸出cout與相鄰高位加法器最低進(jìn)位輸入cin連接在一起。一位全加器通常包含兩個(gè)半加器和一個(gè)或門，在實(shí)驗(yàn)中可以根據(jù)半加器電路原理圖，有護(hù)著真值表，得到一位全加器的VHDL描述。具體實(shí)驗(yàn)步驟如下：

1)建立文件夾，將其重命名為adder；

2)構(gòu)建原理圖文件工程與仿真，依照相應(yīng)流程完成原理圖的編輯和輸入；

3)將設(shè)計(jì)項(xiàng)目設(shè)置為可以調(diào)用的元件。打開半加器原理圖文件，選擇相應(yīng)菜單，將電路圖變成一個(gè)元件符號(hào)存盤，方便在高層次設(shè)計(jì)中直接調(diào)用。

4)設(shè)計(jì)全加器頂層文件，并將其設(shè)定為可調(diào)用元件。對(duì)于四位全加器，定測(cè)設(shè)計(jì)需要將全加器設(shè)置成可以調(diào)用的底層元件，在原理圖文件打開的情況下，依次選擇對(duì)應(yīng)菜單（File→Create/Update→Create Symbol for current File），將當(dāng)前的電路圖轉(zhuǎn)變?yōu)橐粋€(gè)元件符號(hào)進(jìn)行存盤，同樣必須保證其在高層次設(shè)計(jì)中能夠直接調(diào)用。

5.2 數(shù)字電子時(shí)鐘實(shí)驗(yàn)

數(shù)字電子時(shí)鐘實(shí)驗(yàn)屬于設(shè)計(jì)型實(shí)驗(yàn)，根據(jù)不同的需求，可以得到不同形式的電路設(shè)計(jì)方案，例如，在設(shè)計(jì)中，可以應(yīng)用原理圖編輯輸入法，可以選擇74HC161、74HC163等芯片進(jìn)行設(shè)計(jì)，也可以運(yùn)用VerilogHDL或者VHDL，通過編寫代碼的方式進(jìn)行設(shè)計(jì)。設(shè)計(jì)環(huán)節(jié)，教師需要針對(duì)板級(jí)測(cè)試中的相關(guān)參數(shù)進(jìn)行改寫，使得學(xué)生能夠認(rèn)識(shí)到，EDA技術(shù)支持下的數(shù)字化電子實(shí)驗(yàn)有著較高的自由性，可以滿足多樣化需求，推動(dòng)電子設(shè)計(jì)的自動(dòng)化和智能化[10]。

6 總結(jié)

總之，在數(shù)字化電子技術(shù)實(shí)驗(yàn)中，應(yīng)用EDA技術(shù)，能夠促進(jìn)實(shí)驗(yàn)效果的提高，對(duì)實(shí)驗(yàn)流程進(jìn)行簡(jiǎn)化，避免重復(fù)工作，同時(shí)也可以使得學(xué)生更好地感受模擬實(shí)驗(yàn)的效果，強(qiáng)化其對(duì)于實(shí)驗(yàn)過程的認(rèn)知，學(xué)生可以通過實(shí)驗(yàn)將自身掌握的理論知識(shí)與實(shí)踐結(jié)合起來，以理論輔助實(shí)踐，以實(shí)踐檢驗(yàn)理論，理解電路基本原理，從而提升對(duì)于學(xué)習(xí)的積極性和能動(dòng)性，推動(dòng)學(xué)習(xí)成效的提高。

[1]王雪麗.EDA技術(shù)在數(shù)字電子技術(shù)實(shí)驗(yàn)中的應(yīng)用分析[J].電子制作,2014(21):212.

[2]符繼征.淺析EDA技術(shù)在數(shù)字電子技術(shù)試驗(yàn)中的應(yīng)用[J].赤峰學(xué)院學(xué)報(bào)（自然版）,2016,32(8):41-42.

[3]許佩博.研究EDA技術(shù)在數(shù)字電子技術(shù)實(shí)驗(yàn)中的應(yīng)用效果[J].電子技術(shù)與軟件工程,2015(9):120.

[4]邵在虎.EDA技術(shù)在數(shù)字電子技術(shù)實(shí)驗(yàn)中的應(yīng)用[J].電子技術(shù)與軟件工程,2015(20):113.

[5]韋凡捷.EDA技術(shù)在數(shù)字電子技術(shù)實(shí)驗(yàn)中的實(shí)踐[J].數(shù)字技術(shù)與應(yīng)用,2015(9):219.

[6]秦晨.芻議EDA技術(shù)在數(shù)字電子技術(shù)實(shí)驗(yàn)中的運(yùn)用[J].科技展望,2016,26(9):167.

[7]胡燦.EDA技術(shù)在數(shù)字電子技術(shù)實(shí)驗(yàn)中的運(yùn)用[J].通訊世界,2016(1):213.

[8]趙宇.EDA技術(shù)在數(shù)字電子技術(shù)實(shí)驗(yàn)中的應(yīng)用分析[J].湖北函授大學(xué)學(xué)報(bào),2017,30(13):125-126.

[9]鐘先芳.數(shù)字電子技術(shù)實(shí)驗(yàn)中的EDA技術(shù)分析[J].科技資訊,2015(29):12.

[10]王彩鳳,李衛(wèi)兵,杜玉杰,等.EDA技術(shù)在數(shù)字電子技術(shù)實(shí)驗(yàn)中的應(yīng)用[J].實(shí)驗(yàn)科學(xué)與技術(shù),2011,9(1):4-6.