多GPU并行技術(shù)在雷達(dá)信號處理中的應(yīng)用

為了縮短雷達(dá)信號處理時間，開展了多GPU并行技術(shù)在雷達(dá)信號處理中的實驗驗證，結(jié)果表明，基于多GPU并行處理技術(shù)的雷達(dá)信號處理時間遠(yuǎn)小于基于CPU的處理時間，也明顯小于單GPU的雷達(dá)信號處理方案。

【關(guān)鍵詞】多GPU 雷達(dá)信號 并行計算

隨著信號處理技術(shù)和計算機(jī)硬件技術(shù)的飛速發(fā)展，軟件雷達(dá)逐漸成為雷達(dá)研究發(fā)展的重要方向。軟件雷達(dá)在信號處理上的實時性一直使其性能的重要指標(biāo)，也是雷達(dá)信號處理的難點之一。將雷達(dá)信號劃分為多個信號進(jìn)行并行處理，再將處理過的信號進(jìn)行整合，是解決這一問題的有效途徑之一。因此，并行計算技術(shù)的發(fā)展為雷達(dá)信號并行處理提供了條件。本文對多GPU并行計算技術(shù)在雷達(dá)信號處理中的應(yīng)用進(jìn)行了研究分析。

1 雷達(dá)信號并行處理架構(gòu)

雷達(dá)信號的并行處理系統(tǒng)由模/數(shù)采樣器、中央處理器CPU、多個圖形處理器GPU和顯控終端等組成。模/數(shù)采樣器將雷達(dá)天線采集的模擬信號轉(zhuǎn)換成數(shù)字信號，中央處理器CPU則負(fù)責(zé)整個雷達(dá)信號并行處理的任務(wù)調(diào)度、流程控制和數(shù)據(jù)集成整合，RAM負(fù)責(zé)對模/數(shù)轉(zhuǎn)化后的未處理數(shù)據(jù)和經(jīng)GPU處理后的數(shù)據(jù)進(jìn)行緩存，圖形處理器GPU則對劃分的雷達(dá)信號原始數(shù)據(jù)進(jìn)行處理，I/O總線用戶在RAM和各GPU之間傳遞信息，顯控終端則將處理整合后的信號展示在顯示屏上供用戶使用。

訪存速度是抑制整個并行計算系統(tǒng)的瓶頸，而一般的數(shù)據(jù)處理系統(tǒng)很難充分發(fā)揮存儲器的性能。為了提高系統(tǒng)運行效率，充分利用存儲器效能，本文采用三種措施來提高存儲器的訪問效率：

a）通過GPU的零復(fù)制功能將主機(jī)端的數(shù)據(jù)指針直接映射到RAM的地址空間；

b）采用紋理存儲器的只讀方式來讀取數(shù)據(jù)，通過緩存優(yōu)化訪問優(yōu)化存儲器的訪問行為。

2 雷達(dá)信號并行計算模型

雷達(dá)信號的并行計算能夠提高信號處理的速度，也是實現(xiàn)雷達(dá)信號實時處理和識別的前提和核心。本文設(shè)計了雷達(dá)信號并行計算簡單模型。在該模型中，信號的處理可劃分為任務(wù)級并行、數(shù)據(jù)級并行和線程級并行。通過三種并行計算模式，可將RAM傳來的雷達(dá)信號進(jìn)行快速并行處理和計算，為雷達(dá)信號的識別和利用提供寶貴的時間保證。

2.1 任務(wù)級并行

主機(jī)端CPU首先根據(jù)接收到的任務(wù)，對任務(wù)數(shù)據(jù)進(jìn)行分類劃分，并根據(jù)計算需求和實時性要求為每個任務(wù)分配相應(yīng)的存儲空間和并行計算GPU數(shù)量，從而實現(xiàn)任務(wù)級的內(nèi)部存儲器和GPU調(diào)度。在調(diào)度過程中，采用輪轉(zhuǎn)的方式為處于空閑狀態(tài)的圖形處理器GPU分配任務(wù)，當(dāng)有任務(wù)來臨時，CPU輪詢GPU，如果輪詢到的GPU處于空閑狀態(tài)，則將該任務(wù)根據(jù)劃分的數(shù)據(jù)流按照順序分配給該圖形處理器。每個任務(wù)根據(jù)數(shù)據(jù)計算量的大小和實時性要求，可能分配一個GPU，也可能分配給多個GPU。當(dāng)輪詢完一遍之后，CPU根據(jù)任務(wù)需求再從頭開始輪詢，這種方式基本上能保證GPU之間任務(wù)分配的均衡性。但是這種分配方式可能導(dǎo)致一個任務(wù)多個數(shù)據(jù)流處理的異步性，因此對內(nèi)部存儲器的存儲空間和中央控制器異步處理提出更高的要求。

2.2 數(shù)據(jù)級并行

數(shù)據(jù)級并行計算就是將每個任務(wù)的數(shù)據(jù)劃分為一個或多個數(shù)據(jù)流，每個數(shù)據(jù)流分配給一個圖像處理器進(jìn)行處理。在雷達(dá)信號進(jìn)行正交相位檢波和脈沖壓縮計算時，為了提高計算效率，將整個脈沖壓縮后的二維數(shù)據(jù)組劃分為M個小的二維數(shù)據(jù)組，每個GPU處理一個二維數(shù)據(jù)組，并進(jìn)行同一距離單位相鄰周期采樣點的迭代計算。

2.3 線程級并行

線程級并行計算是根據(jù)數(shù)字信號處理模型和算法，以及GPU的硬件特性，準(zhǔn)確的說就是GPU的線程數(shù)來對每一個數(shù)據(jù)流的數(shù)據(jù)進(jìn)行映射，使其映射成為更加細(xì)粒度的數(shù)據(jù)流，并對其進(jìn)行多線程并發(fā)計算和處理的過程。線程級并行計算和處理按照“線程網(wǎng)格-線程塊-線程”的三級并行結(jié)構(gòu)來進(jìn)行，通過數(shù)據(jù)和線程塊、線程索引地址的對應(yīng)和映射關(guān)系分配相應(yīng)的數(shù)據(jù)流，然后進(jìn)行并行計算和處理。

3 實驗驗證

硬件環(huán)境：

多GPU并行雷達(dá)信號處理的實驗驗證環(huán)境：中央處理器（CPU）采用2×Intel（R）Xeon（R） CPU E5-2620 （6核，2.1GHz），內(nèi)部存儲器（RAM）采用8×DIMM DDR3L 1600MHz 4GB，硬盤（SSD）采用Intel SSD SATA 6Gb/s， 2.5寸 240GB，圖形處理器（GPU）采用6×Nvidia Tesla K40 （12GB VRAM），操作系統(tǒng)（OS）為CentOS 6.5 64-bit。

本文對多GPU雷達(dá)信號并行處理的性能進(jìn)行了比較測試，相對于工業(yè)領(lǐng)域所采用的多核CPU方案，我們的處理時間更低。經(jīng)測試，不同方案GASP（s）、Single-GPU（s）、Multi-GPU（s）下雷達(dá)信號原始信號分解時間分別為4.5s、4.33s、1.1s，信號處理及集成時間分別為28.38s、6.78s、1.57s。

從對比結(jié)果看出，各方案雷達(dá)信號處理中，多核CPU方案的處理時間最長，而采用專業(yè)圖形處理器CPU的Single-GPU方案時間居中，采用多GPU并行處理的Multi-GPU方案處理時間最短，特別是在信號的處理與集成時間上，比GASP方案提高了將近20倍，比Single-GPU方案提高了4倍多。因此，多GPU并行處理技術(shù)能大幅提升雷達(dá)信號的處理性能，縮短處理時間。

4 結(jié)束語

幾年來，并行計算和信號處理技術(shù)發(fā)展越來越快，并行計算和處理技術(shù)的應(yīng)用也越來越廣泛，已逐步滲透到我們生產(chǎn)生活的方方面面。論文提出了多GPU雷達(dá)信號并行處理架構(gòu)，建立了三級并行處理模型，并對多GPU技術(shù)在雷達(dá)信號處理中的應(yīng)用效果進(jìn)行了實驗驗證，實驗結(jié)果表明多GPU并行處理技術(shù)能更快的對雷達(dá)信號進(jìn)行處理，大大提高了雷達(dá)信號處理的實時性。

參考文獻(xiàn)

[1]苗玉杰.軟件雷達(dá)信號處理的多GPU并行技術(shù)分析[J].中國科技投資，2013（20）.

[2]秦華，周沫，察豪，左煒.軟件雷達(dá)信號處理的多GPU并行技術(shù)[J].西安電子科技大學(xué)學(xué)報，2013（03）.

作者簡介

欒厚斌（1978-），男，黑龍江省延壽縣人。碩士學(xué)位。工程師。主要研究方向為艦船通信系統(tǒng)。

作者單位

1.海軍駐大連四二六廠軍事代表室 遼寧省大連市 116005

2.中國船舶重工集團(tuán)公司第七〇一研究所 湖北省武漢市 430000