基于單片機(jī)控制的ADF4106鎖相頻率合成器的設(shè)計(jì)與實(shí)現(xiàn)

李壘

摘要

在衛(wèi)星通信系統(tǒng)中，頻率合成器性能的好壞對(duì)整個(gè)通信系統(tǒng)性能有著及其重要的影響，利用ATMEL公司的單片機(jī)ATMEGA88芯片結(jié)合ADI公司的輔助設(shè)計(jì)工具基于ADF4106鎖相環(huán)芯片設(shè)計(jì)了一種C頻段低相噪頻率合成器，對(duì)硬件電路元器件進(jìn)行了選型和模擬仿真，并進(jìn)一步制作了實(shí)物電路板和測(cè)試夾具進(jìn)行了測(cè)試，測(cè)試結(jié)果符合設(shè)計(jì)要求?？梢愿鶕?jù)實(shí)際需要，不改變硬件電路的基礎(chǔ)上通過(guò)軟件控制字設(shè)置獲得一系列高穩(wěn)定性的本振源，具有一定的擴(kuò)展性和較高的實(shí)用價(jià)值。

【關(guān)鍵詞】頻率合成器 鎖相環(huán) ADF4106 單片機(jī)

隨著衛(wèi)星通信技術(shù)的發(fā)展和地面終端設(shè)備的大量應(yīng)用，對(duì)通信所需要的頻率源的穩(wěn)定性和可靠性要求越來(lái)越高，尤其在衛(wèi)星通信系統(tǒng)的車載、機(jī)載動(dòng)中通天線中尤其如此，穩(wěn)定性好，耐振動(dòng)沖擊良好的頻率源是衛(wèi)通射頻工程師的設(shè)計(jì)難點(diǎn)之一。本文設(shè)計(jì)了一款輸出頻率為3425MHz的鎖相頻率源，設(shè)計(jì)要求：

（1）相位噪聲<-65dBc@100，<-75dBc@1k，<-85dBc@10k，<-95dBc@100k，

（2）輸出電平≥12dBm.

1 鎖相環(huán)原理

鎖相環(huán)基本結(jié)構(gòu)框圖如圖1所示，鑒相器（PD）、環(huán)路濾波器（LPF）和壓控振蕩器（VCO）構(gòu)成鎖相環(huán)三個(gè)基本部件。鎖相環(huán)中的鑒相器的作用是比較輸入信號(hào)S_i（t）和輸出信號(hào)SX）的相位，有效的檢測(cè)兩者的相位差，并進(jìn)一步將檢測(cè)出的相位差信號(hào)S_e（t）轉(zhuǎn)換成電壓信號(hào)U_d（t）輸出，再經(jīng)過(guò)低通濾波器濾波后形成壓控振蕩器的控制電壓U_c（t），對(duì)振蕩器輸出信號(hào)的頻率實(shí)施控制調(diào)節(jié)，環(huán)路濾波器作用是消除誤差電壓U_d（t）的高頻成份和噪聲，以保證環(huán)路所需要的性能，增加系統(tǒng)的穩(wěn)定性。壓控振蕩器輸出頻率受控制電壓U_c（t）控制，從而使得輸入信號(hào)和輸出信號(hào)的頻率差逐步減小，直至消除頻差而鎖定。

2 硬件設(shè)計(jì)與實(shí)現(xiàn)

2.1 硬件選擇

ADF4106是美國(guó)ADI公司近年來(lái)推出的主流鎖相環(huán)芯片，最高輸出頻率可達(dá)6GHz，廣泛應(yīng)用于無(wú)線變頻系統(tǒng)中，為頻率搬移和變換提供本振信號(hào)。它由低噪數(shù)字相位頻率檢測(cè)器，精確電荷泵，可編程參考分頻器，可編程A、B計(jì)數(shù)器及雙模前置分頻器（P/P+1）等部件組成，ADF4106的最大特點(diǎn)就是它的工作頻率較高，節(jié)省了許多高頻系統(tǒng)的倍頻裝置并進(jìn)一步簡(jiǎn)化了系統(tǒng)結(jié)構(gòu)，降低了設(shè)備功耗和成本。因此，它在高頻電路系統(tǒng)中有著廣泛的應(yīng)用。

單片機(jī)選用的是ATMEL公司的ATMEGA88芯片，該單片機(jī)為8位單片機(jī)，可有效對(duì)ADF4106關(guān)鍵字進(jìn)行控制。其內(nèi)部含有8KB的可編程擦除的閃存和多達(dá)20多個(gè)I/O編程口。在設(shè)計(jì)時(shí)，為了避免單片機(jī)中的雜散干擾，在單片機(jī)與ADF4106連接之間接入一定值電阻，本系統(tǒng)加了10k的電阻。

VCO選用迪拉尼公司的VC05001-ET寬帶壓控振蕩器，此VCO具有2GHz～4GHz的輸出帶寬，并具有優(yōu)良的相位噪聲特性。

2.2 系統(tǒng)結(jié)構(gòu)原理

該鎖相頻率合成器的具體實(shí)現(xiàn)結(jié)構(gòu)如圖2所示。一個(gè)低頻晶體振蕩器為R分頻器提供高度穩(wěn)定的參考頻率f_osc。R分頻器的作用是將輸入進(jìn)來(lái)的f_osc減少至與可調(diào)N分頻器輸出的f_osc相等。R分頻器輸出的f_REF被輸送到相位檢波器PFD，PFD作用是比較f_REF和f_com的相位是否相等，N分頻器以VCO輸出的f_out作為輸入，并將f_out降低到與f_REF精確相等從而輸出f_out。然后PFD將比較兩個(gè)分頻器的輸出頻率，如果兩者不相等，PDF就會(huì)產(chǎn)生一個(gè)校正過(guò)的DC修正電壓從朋，并且將其輸入到環(huán)路濾波器。這個(gè)低通濾波器幾乎能夠消除任何AC變化以及PFD輸出端產(chǎn)生的噪聲，并將純DC修正電壓V_CENTRL經(jīng)預(yù)放放大后直接輸入至VCO，而VCO立即產(chǎn)生出一個(gè)可變且可控的輸出電壓，這個(gè)電壓和f_osc一樣穩(wěn)定。鑒相器ADF4106可由單片機(jī)ATMAGE88來(lái)編程控制，并可通過(guò)改變單片機(jī)程序提供適當(dāng)?shù)腘、R值，來(lái)獲得高性能的輸出頻率f_out。當(dāng)環(huán)路鎖定時(shí)，輸出頻率f_out可由式（1）計(jì)算出：

式中：N為程序分頻比，R為參考分頻比，f_r為晶體振蕩器固定頻率。

2.3 系統(tǒng)硬件實(shí)現(xiàn)

下面以3425MHz頻點(diǎn)為例來(lái)說(shuō)明系統(tǒng)具體實(shí)現(xiàn)過(guò)程。如圖3所示。圖中ADF4106的環(huán)路濾波器由預(yù)放芯片OP27GS、貼片電容160pF、0.22uF和0.022uF以及貼片電阻120Ω、60Ω構(gòu)成，并盡量避免使用陶制電容和碳成分或者碳薄膜的電阻，因?yàn)樘罩齐娙輹?huì)產(chǎn)生瞬時(shí)的噪聲干擾、而碳成分的電阻有隨機(jī)產(chǎn)生噪聲的性質(zhì)，所以盡量使用金屬類薄膜電阻。選取環(huán)路帶寬約為10kHz左右，選取原則為PLL內(nèi)部產(chǎn)生的噪聲幅度接近于空載VC0產(chǎn)生的噪聲幅度。環(huán)路濾波器采用有源的二階環(huán)路濾波，可以有效的降低高頻分量的影響，也提高了整個(gè)系統(tǒng)抗干擾能力。

3 系統(tǒng)軟件實(shí)現(xiàn)

利用ADI公司的輔助設(shè)計(jì)工具ADI公司Int-N PLL軟件計(jì)算參考為50MHz、鑒相頻率為12.5MHz，輸出為3425MHz時(shí)，寄存器關(guān)鍵字計(jì)算如圖4，結(jié)合ADF4106的控制位為24位，因此實(shí)際軟件程序中各寄存器的值為：R寄存器0X000010，N寄存器OX000849，特征寄存器0X9F8092.，寫單片機(jī)程序時(shí)，需要注意頻合器對(duì)時(shí)序控制的要求

4 模擬仿真

該頻合器仿真設(shè)計(jì)參數(shù)設(shè)置有：軟件下拉菜單中選擇鎖相環(huán)芯片ADF4106，輸出頻率選項(xiàng)為單一頻率輸出，設(shè)置輸出頻率為3425MHz，根據(jù)迪拉尼產(chǎn)品手冊(cè)中VCO-5001E丁壓控震蕩器曲線圖調(diào)諧靈敏度約為120MHz/V，環(huán)路濾波選用有源環(huán)路，并在器件可選框中選擇OP27GS和二階環(huán)路濾波：選擇50MHz作為參考頻率，12.5MHz作為監(jiān)相頻率，相位裕度設(shè)置為50，利用ADI公司的ADIsimPLL4.3專用仿真軟件對(duì)電路進(jìn)行系統(tǒng)仿真，得到各部件相位噪聲曲線和系統(tǒng)總的相噪曲線結(jié)果如圖5，總體相噪曲線滿足設(shè)計(jì)要求。

5 實(shí)物測(cè)試

制作了實(shí)物電路板，并制作了相對(duì)應(yīng)的盒體結(jié)構(gòu)件如圖6所示，系統(tǒng)對(duì)VCO和芯片上加電處都加了相應(yīng)電容進(jìn)行濾波處理，最左邊為+15V為預(yù)放OP27GS供電，中間穿心電容為失鎖告警線，右邊穿芯電容為十5V供電，經(jīng)MAX8878E3.3進(jìn)行電壓轉(zhuǎn)換，為ADF4106和ATMAGE88提供+3.3V直流電壓，右邊SMA端口為參考信號(hào)輸入，下方SMA端口為輸出本振信號(hào)。根據(jù)設(shè)計(jì)目標(biāo)所需要的輸出電平要求，電路板在VCO輸出端增加了一級(jí)MINI公司的GALI-39放大器。

6 測(cè)試結(jié)果

使用是德科技的N9012頻譜儀對(duì)實(shí)物電路進(jìn)行了測(cè)試，輸出頻率在SPAN100k下如圖7（a）所示，可以看出輸出信號(hào)的雜散控制的較好，輸出頻率比較干凈，基本看不到近端雜散，，頻合器電平輸出大小為12.6dBm左右，加上線損用功率計(jì)準(zhǔn)確測(cè)量在13.5dBm左右：圖7（b）為儀表相位噪聲自動(dòng)測(cè)試模式下的實(shí)測(cè)值，分別為為-77dBc@100Hz、-89dBc@IkHz、-89dBc@10kHz、-107dBe@100kHz完全滿足設(shè)計(jì)要求。

7 結(jié)束語(yǔ)

頻率源作為電子通信系統(tǒng)的心臟，其性能的好壞直接決定了通信性能的優(yōu)劣，本文設(shè)計(jì)的頻率合成器，硬件選取科學(xué)合理，實(shí)測(cè)性能滿足設(shè)計(jì)目標(biāo)要求，而且可以通過(guò)電路板上的接插件連接外部控制端口，通過(guò)實(shí)時(shí)改變ATMEGA88芯片中關(guān)鍵字來(lái)獲得一定范圍內(nèi)系列高性能的頻率源作為混頻器的LO驅(qū)動(dòng)廣泛使用。

參考文獻(xiàn)

[1]郭慶，王振永，顧學(xué)邁.衛(wèi)星通信系統(tǒng)[M].北京：電子工業(yè)出版社，2010.

[2]黃智偉.鎖相環(huán)與頻率合成器電路設(shè)計(jì)[M].西安：西安電子科技大學(xué)出版社，2008.

[3]萬(wàn)琰.基于單片機(jī)控制的ADF4106鎖相頻率合成器設(shè)計(jì)[J].電子元器件應(yīng)用，2009，11（06）：31-32.

[4]https：//www.analog.com/en/products/adf4106.html.

[5]Cotter W.Sayre.無(wú)線通信電路設(shè)計(jì)分析與仿真[M].北京：電子工業(yè)出版社，2010.

[6]陸振雨，朱江，張爾揚(yáng).基于ADF4106的低相噪本振設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2003（09）：44-45.

[7]宋小勇，宋里瑾，王曉遠(yuǎn).C波段頻率源設(shè)計(jì)及性能分析[J].電子設(shè)計(jì)工程，2012，20（24）：79-80.