基于FPGA的多通道數(shù)字下變頻的研究與設計

曾娟英

摘要

多目標及跟蹤系統(tǒng)包括多目標測控及跟蹤兩部分，主要應用到空中多目標中，比如小衛(wèi)星、飛行器等測控、跟蹤及偵查此系統(tǒng)對比國內傳統(tǒng)系統(tǒng)，系統(tǒng)結構簡化，并且性能良好。數(shù)字下變頻主要作用為使數(shù)字中頻信號轉變成為數(shù)字基帶信號，此轉變?yōu)槎嗄繕藴y控和跟蹤系統(tǒng)中主要內容，分析多通道數(shù)字下變頻具有重要作用。

【關鍵詞】FPGA 多通道數(shù)字 變頻

軟件無線電技術為基于通用開放式無線電智能平臺，利用不同軟件的安裝實現(xiàn)通信功能，其結構的主要特點就是使A/D變換接近于射頻段。現(xiàn)代主要方案就是在中頻實現(xiàn)模擬信號數(shù)字化，基于中頻數(shù)字信號實現(xiàn)下變頻處理，從而降低數(shù)字信號量。數(shù)字下變頻器（DDC）為軟件無線電主要技術，其能夠實現(xiàn)信號抽取，降低DSP芯片壓力。專用DDC芯片設計并不靈活，結構固定。本文基于FPGA實現(xiàn)多通道下變頻的設計。

1 變頻系統(tǒng)的模塊設計

1.1 數(shù)控振蕩器模塊的設計

數(shù)控振蕩器（NCO）模塊的主要目的就是產(chǎn)生某個頻率中正余弦本振信號，之后和輸入信號實現(xiàn)混頻，以此使原始信號轉移到零頻，并且輸出兩路互相為正交的I/Q信號。設計數(shù)控振蕩器模塊的方法主要為：利用DspBuilder創(chuàng)建模塊實現(xiàn)數(shù)字下變頻功能，利用Mattab實現(xiàn)檢波和仿真驗證，之后通過DspBuilder使.mdl文件轉變成為VHDL語言，實現(xiàn)綜合仿真，下載到FPGA中實現(xiàn)驗證。

1.2 混頻器模塊的設計

數(shù)字混頻器模塊的主要目的就是實現(xiàn)輸入數(shù)字中頻信號及數(shù)控振蕩器模塊所產(chǎn)生正余弦信號的乘法運算，也就是使輸入數(shù)字中頻信號中心頻率轉移到基帶中，此模塊中的采樣率設置為80MHz。因為此系統(tǒng)使用FPGA芯片具有豐富乘法器資源，所以實現(xiàn)的混頻器模塊設計能夠直接調用Quartus軟件中乘法器模塊實現(xiàn)混頻功能。兩路輸入信號數(shù)據(jù)位寬設置為10，此兩路信號使通過ADC采樣芯片采樣之后數(shù)字中頻信號及數(shù)控振蕩器模塊中正弦信號，在輸入數(shù)控振蕩器正弦信號的時候，混頻輸出正交分量信號。相反，產(chǎn)生同相分量信號，所以此乘法器模塊都能夠實現(xiàn)信號正交混頻處理功能。

2 變頻系統(tǒng)的硬件電路平臺

圖1為多通道數(shù)字下變頻的硬件結構，本文所設計的多通道數(shù)字下變頻硬件結構主要包括八通道ADC采樣模塊、單片機配置、專用芯片數(shù)字下變頻模塊、基帶處理模塊及FPGA外圍芯片控制。八通道ADC采樣模塊的主要目的就是實現(xiàn)ADC采樣，將模擬信號轉變成為數(shù)字信號，方便數(shù)字系的變頻處理。FPGA外圍芯片控制和基帶處理模塊主要是實現(xiàn)ADC采樣控制及下變頻信號基帶處理。專用芯片數(shù)字下變頻模塊的主要目的就實現(xiàn)數(shù)字下變頻處理，并且能夠使數(shù)據(jù)速率得到降低。

電路模塊使用AD5412芯片構成，其主要目的能夠實現(xiàn)多路輸入模擬信號采樣處理，使模擬信號轉變成為數(shù)字信號，并且還能夠實現(xiàn)信號初次下變頻處理，使后面數(shù)字下變頻壓力得到提高。利用GC5428專用數(shù)字下變頻芯片實現(xiàn)八路通道數(shù)字下變頻功能，利用時分復用模式，此模式能夠使全部信道輸出利用D端口實現(xiàn)。配置電路使用GC5428芯片實現(xiàn)，此結構主要包括一片單片機，四片雙向緩沖器和一片線路驅動器，其中雙向緩沖器的主要作用就是實現(xiàn)總線隔離，并且提高總線驅動能力。線路驅動器的主要目的就是實現(xiàn)單片機電腦的通信。

3 結束語

為了實現(xiàn)提出方案的可行性進行驗證，實現(xiàn)具體調制信號的仿真，給定四通道信號，分別為850/950/1050/1150KHz作為中心的80KHz寬帶中分布，過渡寬帶設置為40KHz，中頻采樣頻率設置為24MHz。在實現(xiàn)仿真的過程中，原始四通道信號和800KHz同相數(shù)控振蕩信號相乘，從而產(chǎn)生零中頻信號。之后利用三級濾波器濾波及抽取，最后利用信道化多相濾波器使四通道信號均勻分離為四個子頻帶輸出，將濾波器級數(shù)及抽取倍數(shù)設置為3。通過實驗結果表示，利用濾波三倍抽取之后，信號采樣點降低三倍，信號速率也降低三倍。信號頻譜沒有出現(xiàn)混疊，但是信號高頻不失真，此是因為濾波器特點導致的。通過仿真結果表示，此設計方法合理、可行，具有良好靈活性。分離第一通道信號能夠滿足DSP基帶信號處理需求，實現(xiàn)原始信號的解調。

參考文獻

[1]王利華.基于FPGA的窄帶多通道數(shù)字脈壓設計[J].雷達科學與技術，2017，12（06）：647-650.

[2]伍小保，王冰，陶玉龍.基于FPGA多通道多帶寬多速率DDC設計[J].雷達科學與技術，2016，14（04）：403-410.