多通道數(shù)字相關(guān)器的優(yōu)化設(shè)計(jì)

任曉靜，李 賡，孫 林，杜慧茜，吳瓊之

（北京理工大學(xué) 信息與電子學(xué)院，北京 100081）

多通道數(shù)字相關(guān)器的優(yōu)化設(shè)計(jì)

任曉靜，李 賡，孫 林，杜慧茜，吳瓊之

（北京理工大學(xué) 信息與電子學(xué)院，北京 100081）

綜合孔徑輻射計(jì)中的數(shù)字相關(guān)處理器具有通道多、數(shù)據(jù)量和運(yùn)算量極大的特點(diǎn)，對(duì)于處理器的處理速度要求很高，資源消耗巨大?；诠?jié)約資源的目的，采用了二級(jí)相關(guān)算法，即一級(jí)相關(guān)單元進(jìn)行短點(diǎn)數(shù)的累加，二級(jí)相關(guān)單元復(fù)用長(zhǎng)點(diǎn)數(shù)的累加器。本文著重研究基于FPGA的二級(jí)相關(guān)算法的優(yōu)化設(shè)計(jì)方法，通過(guò)分析各個(gè)關(guān)鍵設(shè)計(jì)參數(shù)對(duì)處理器資源消耗的影響，得出能夠使系統(tǒng)的資源消耗和時(shí)序性能都達(dá)到最優(yōu)的一組參數(shù)組合，即最優(yōu)化結(jié)構(gòu)設(shè)計(jì)準(zhǔn)則。

數(shù)字相關(guān)器；FPGA；優(yōu)化；輻射計(jì)

微波輻射計(jì)是一種通過(guò)非接觸的方式對(duì)地物的微波特性進(jìn)行測(cè)量和分析，從而得到目標(biāo)特性參數(shù)的一種無(wú)源遙感器，在遙感技術(shù)領(lǐng)域有廣闊的應(yīng)用前景，帶動(dòng)了一些前沿科技領(lǐng)域的發(fā)展，產(chǎn)生了重大的社會(huì)和經(jīng)濟(jì)效益[1]。相關(guān)器是微波輻射計(jì)的重要組成部分，主要分為數(shù)字相關(guān)器和模擬相關(guān)器兩種。數(shù)字相關(guān)器與模擬相關(guān)器相比，主要有以下3個(gè)優(yōu)勢(shì)：

1）處理信號(hào)為數(shù)字量，運(yùn)算精度高且無(wú)漂移。

2）能夠用資源換速度，適用于大規(guī)模高速信號(hào)的處理。

3）使用FPGA進(jìn)行設(shè)計(jì)，可根據(jù)用戶需求改變配置，更具靈活性[2]。

因此，采用數(shù)字相關(guān)器進(jìn)行相關(guān)處理是未來(lái)技術(shù)的發(fā)展趨勢(shì)[3]。

現(xiàn)場(chǎng)可編程門陣列（FPGA）是一種可編程使用的信號(hào)處理器件，用戶可通過(guò)改變配置信息對(duì)其功能進(jìn)行定義，以滿足設(shè)計(jì)需求[4]，是現(xiàn)階段大規(guī)模多通道實(shí)時(shí)信號(hào)處理的理想解決方案。在數(shù)字系統(tǒng)中，常使用FPGA實(shí)現(xiàn)多通道數(shù)字相關(guān)器[5]。大容量FPGA內(nèi)部集成了大量的邏輯塊、乘法器、存儲(chǔ)器以及豐富的布線資源，比較適合多通道相關(guān)器的實(shí)現(xiàn)。

設(shè)計(jì)數(shù)字相關(guān)器的難點(diǎn)在于其模擬輸入通道數(shù)較多，數(shù)據(jù)量極大，要求對(duì)處理器的處理速度要求很高。本系統(tǒng)需要對(duì)75對(duì)I/Q信號(hào)進(jìn)行兩兩通道間的實(shí)相關(guān)處理，總共需要11 400個(gè)實(shí)數(shù)相關(guān)單元，數(shù)據(jù)量極大，用傳統(tǒng)的數(shù)字相關(guān)器會(huì)消耗大量的FPGA資源。為了解決傳統(tǒng)數(shù)字相關(guān)器資源消耗過(guò)大的問(wèn)題，參考文獻(xiàn)[5]提出了基于二級(jí)相關(guān)算法的解決方案，本文在此基礎(chǔ)上著重討論了二級(jí)相關(guān)算法中各個(gè)關(guān)鍵設(shè)計(jì)參數(shù)對(duì)處理器資源消耗的影響，給出了最優(yōu)化結(jié)構(gòu)的設(shè)計(jì)準(zhǔn)則。

1 硬件系統(tǒng)架構(gòu)

根據(jù)應(yīng)用領(lǐng)域的不同，數(shù)字相關(guān)器的實(shí)現(xiàn)方法也不盡相同[6]。目前，自相關(guān)函數(shù)的估計(jì)可以通過(guò)軟件或者硬件的方法實(shí)現(xiàn)，因此實(shí)現(xiàn)數(shù)字相關(guān)技術(shù)主要有硬件相關(guān)和軟件相關(guān)兩種方法[9-10]。文中主要通過(guò)軟件相關(guān)來(lái)實(shí)現(xiàn)相關(guān)運(yùn)算。

多通道數(shù)字相關(guān)器系統(tǒng)由10通道三階量化器，F(xiàn)PGA和時(shí)鐘網(wǎng)絡(luò)組成。如圖所示，系統(tǒng)輸入150路模擬信號(hào)和參考時(shí)鐘信號(hào)，參考時(shí)鐘經(jīng)過(guò)時(shí)鐘網(wǎng)絡(luò)后分發(fā)至三階量化器和FPGA，作為整個(gè)系統(tǒng)的時(shí)鐘。在系統(tǒng)時(shí)鐘驅(qū)動(dòng)下，10通道三階量化器對(duì)輸入的模擬信號(hào)進(jìn)行采集，150路模擬信號(hào)共需要15片三階量化器。三階量化器完成采集后，將150路數(shù)字信號(hào)匯聚到1片F(xiàn)PGA進(jìn)行處理，包括互相關(guān)處理，自相關(guān)處理和直流偏置計(jì)算，處理完成的結(jié)果打包之后輸送至后級(jí)。

圖1 多通道相關(guān)器系統(tǒng)框圖

2 FPGA優(yōu)化設(shè)計(jì)方法

FPGA具有開(kāi)發(fā)周期短、功耗小和通用性強(qiáng)的特點(diǎn)，適用于復(fù)雜系統(tǒng)的設(shè)計(jì)，是當(dāng)今高容量可編程器件市場(chǎng)的重要可選器件。文中使用FPGA作為系統(tǒng)的處理芯片，主要負(fù)責(zé)數(shù)據(jù)的匯聚、處理和分發(fā)。假設(shè)模擬輸入信號(hào)有Q路，數(shù)字相關(guān)器需要通過(guò)FPGA完成復(fù)信號(hào)的互相關(guān)處理、自相關(guān)處理和直流偏差計(jì)算。Q路通道對(duì)應(yīng)的實(shí)數(shù)相關(guān)處理單元數(shù)為：

當(dāng)Q=75時(shí)，實(shí)數(shù)相關(guān)處理單元數(shù)可達(dá)11 400個(gè)，數(shù)據(jù)量巨大。

由于相關(guān)處理單元在積分時(shí)間內(nèi)的積累點(diǎn)數(shù)很大，如果對(duì)兩路數(shù)據(jù)相乘后的結(jié)果直接進(jìn)行長(zhǎng)點(diǎn)數(shù)的累加，那么2Q*（Q+1）個(gè)實(shí)數(shù)相關(guān)處理單元消耗的查找表資源會(huì)非常龐大。為了節(jié)約資源，采用二級(jí)相關(guān)算法。二級(jí)相關(guān)算法的基本思想是將相關(guān)處理分為兩級(jí)，第一級(jí)處理單元完成各通道并行短點(diǎn)數(shù)累加 ，并將累加結(jié)果存儲(chǔ)到RAM中；第二級(jí)處理單元依次讀取各通道第一級(jí)相關(guān)處理的結(jié)果再進(jìn)行累加，多通道數(shù)據(jù)在進(jìn)行長(zhǎng)點(diǎn)數(shù)累加時(shí)復(fù)用一個(gè)累加器，這樣資源消耗可大幅度下降。

由于系統(tǒng)的最長(zhǎng)相關(guān)處理時(shí)間和采樣率確定，所以二級(jí)相關(guān)處理單元的累加器寬度M確定。下面著重討論一級(jí)相關(guān)處理單元累加器寬度N和其他一些關(guān)鍵參數(shù)的優(yōu)化設(shè)計(jì)方法。

2.1 一級(jí)相關(guān)處理單元

如圖2所示，每個(gè)一級(jí)相關(guān)處理單元由兩個(gè)2bit乘法器和一個(gè)Nbit加法器構(gòu)成，兩通道的數(shù)據(jù)和 經(jīng)過(guò)串并轉(zhuǎn)換后成為四路數(shù)據(jù) I1H、I1L、I2H、I2L，數(shù)據(jù)進(jìn)入一級(jí)相關(guān)處理單元后先進(jìn)行2bit的相乘運(yùn)算，兩路相乘的結(jié)果輸入一個(gè)Nbit的加法器進(jìn)行累加并輸出累加結(jié)果。

圖2 一級(jí)相關(guān)處理單元

將P個(gè)一級(jí)相關(guān)處理單元?jiǎng)澐譃橐唤M，每一組的P個(gè)累加結(jié)果Isum_1·Isum_p緩存在一個(gè)二級(jí)相關(guān)處理單元的RAM里，即二級(jí)相關(guān)復(fù)用一級(jí)單元數(shù)為P。

2.2 二級(jí)相關(guān)處理單元

如圖3所示，一個(gè)二級(jí)相關(guān)處理單元由一個(gè)選通單元、一個(gè)Mbit加法器和一個(gè)用于存儲(chǔ)P個(gè)一級(jí)相關(guān)單元處理結(jié)果的RAM組成。在進(jìn)行二級(jí)相關(guān)處理時(shí)，選通單元依次從RAM中讀取P個(gè)一級(jí)相關(guān)單元的處理結(jié)果Isum_1·Isum_p，然后輸入Mbit加法器進(jìn)行累加，累加結(jié)果作為整個(gè)相關(guān)處理單元的輸出。

圖3 二級(jí)相關(guān)處理單元

假設(shè)模擬信號(hào)通道數(shù)為Q，二級(jí)相關(guān)復(fù)用一級(jí)單元數(shù)為P時(shí)，所需要的二級(jí)相關(guān)處理單元數(shù)為K。

2.3 FPGA資源與參數(shù)選取

隨著FPGA內(nèi)部資源的不斷豐富，功能的不斷完善，F(xiàn)PGA所產(chǎn)生的功耗越來(lái)越大[14]。功耗的增加會(huì)帶來(lái)一系列的問(wèn)題，比如，功耗增加之后導(dǎo)致溫度升高，可能會(huì)引起溫度漂移，甚至造成芯片損壞。所以，在進(jìn)行系統(tǒng)設(shè)計(jì)時(shí)，對(duì)于功耗問(wèn)題的考慮是十分必要的。

從一級(jí)相關(guān)處理單元和二級(jí)相關(guān)處理單元的框圖中可以看出，相關(guān)處理中主要消耗的是寄存器、查找表資源和RAM資源，由于每個(gè)型號(hào)的FPGA這兩項(xiàng)資源都是有限的，所以在選取一級(jí)累加器的寬度N時(shí)要綜合考慮這兩項(xiàng)資源的消耗情況。下面具體討論N的取值對(duì)寄存器、查找表資源和RAM資源的影響。

結(jié)合圖2、圖3，列出以下參數(shù)：模擬信號(hào)通道數(shù)：Q，一級(jí)相關(guān)處理時(shí)間：Tcorre-1，一級(jí)相關(guān)處理單元累加器寬度：N，一級(jí)相關(guān)處理單元數(shù)：W，二級(jí)累加器寬度：M，二級(jí)相關(guān)復(fù)用一級(jí)單元數(shù)：P，二級(jí)相關(guān)處理時(shí)間：Tcorre_2，二級(jí)相關(guān)處理單元數(shù)：K，系統(tǒng)時(shí)鐘周期：Tclk。

系統(tǒng)的相關(guān)處理操作分為兩級(jí)來(lái)進(jìn)行，一級(jí)處理的結(jié)果會(huì)保存在RAM中，二級(jí)處理單元依次讀取RAM中的數(shù)據(jù)進(jìn)行處理，當(dāng)下一次一級(jí)結(jié)果處理完成后，會(huì)直接保存在RAM中，此時(shí)如果RAM中還有未處理完成的上一次的一級(jí)結(jié)果，就會(huì)被覆蓋掉。所以，為了保證每一次一級(jí)處理的結(jié)果都能完整地被二級(jí)單元處理，兩級(jí)處理單元接口處的數(shù)據(jù)流的速度就必須要滿足一定的條件，這個(gè)條件就是一級(jí)相關(guān)單元輸出處理結(jié)果的時(shí)間要大于二級(jí)相關(guān)單元處理完RAM中數(shù)據(jù)的時(shí)間，即：

由于一級(jí)相關(guān)單元和二級(jí)相關(guān)單元采用同樣頻率的時(shí)鐘，當(dāng)一級(jí)加法器的位寬為N bit時(shí)，一級(jí)相關(guān)單元可進(jìn)行的最大累加次數(shù)為2N-1-1（最高位為符號(hào)位），經(jīng)過(guò)串并轉(zhuǎn)換后，一級(jí)相關(guān)單元中每一路串行數(shù)據(jù)可進(jìn)行的最大累加次數(shù)為2N-2-1，那么式（2）可以表達(dá)為：

進(jìn)而得到一級(jí)相關(guān)處理累加器寬度N和二級(jí)相關(guān)復(fù)用一級(jí)單元數(shù)P之間需滿足的關(guān)系：

一級(jí)相關(guān)處理單元數(shù)P與輸入數(shù)據(jù)的模擬通道數(shù)Q存在以下關(guān)系：

由式（4）（5）可以看出：Q 一定時(shí)，當(dāng) N 過(guò)大時(shí)，P過(guò)大，寄存器、查找表資源超支；當(dāng)N過(guò)小時(shí)，P過(guò)小，K過(guò)大，RAM資源超支。所以在選擇N的取值時(shí)，要以FPGA的寄存器、查找表資源和RAM資源不超支為前提。

2.4 累加器寬度可行性分析

為節(jié)省資源，使用二級(jí)相關(guān)算法。為使二級(jí)算法成立，二級(jí)相關(guān)處理單元數(shù)K最少要為1，由式（5）可以得出，當(dāng)Q一定時(shí)，可以得到二級(jí)相關(guān)復(fù)用一級(jí)單元數(shù)P的最大值：

結(jié)合式（4）（6）可以得出一級(jí)相關(guān)處理單元累加器寬度N的最大值：

根據(jù)得到的平均失效概率、損傷因子和FMS，計(jì)算得到氫氣管道的失效概率Pf(t)=7.0×10-7×3×0.603=1.26×10-6，其失效可能性等級(jí)為1。

由式（6）（7）可以得出，當(dāng) Q=45 時(shí)，Pmax=4140，Nmax=14。

由上文可知，當(dāng)N過(guò)小時(shí)，P過(guò)小，K過(guò)大，RAM資源超支。選用FPGA作為處理芯片，實(shí)際測(cè)試中發(fā)現(xiàn)，當(dāng)N降低到4 bit時(shí)，RAM資源開(kāi)始超支。所以，在FPGA的RAM資源總量的限制下，Nmin=5。

綜上所述，可以初步得到一級(jí)相關(guān)處理單元累加器寬度N的取值范圍：5 bit≤N≤14 bit。

如圖4所示，當(dāng)Q取45時(shí)，實(shí)測(cè)得到各項(xiàng)資源消耗與一級(jí)相關(guān)處理單元累加器寬度N之間的關(guān)系曲線：

圖4 資源消耗與一級(jí)相關(guān)處理單元累加器寬度關(guān)系圖

從圖4中可以看到，隨著一級(jí)累加器寬度N的增加，RAM資源消耗逐漸減少，且當(dāng)N大于6 bit時(shí)，RAM資源消耗較少，低于20%，此時(shí)認(rèn)為RAM資源已對(duì)系統(tǒng)整體資源消耗影響不大，可主要考慮寄存器和查找表資源的消耗，以這此項(xiàng)資源的消耗情況作為一級(jí)累加器位寬的選取依據(jù)。從寄存器和查找表資源消耗變化曲線中可以看出，在7bit≤N≤8bit這個(gè)范圍內(nèi)，寄存器和查找表資源消耗最少，據(jù)此可以進(jìn)一步確定出最優(yōu)化設(shè)計(jì)下一級(jí)相關(guān)處理單元累加器寬度N的取值范圍：7 bit≤N≤8 bit。

2.5 關(guān)鍵參數(shù)確定

時(shí)序性能是集成電路設(shè)計(jì)需要考慮的重要因素之一[15]。由于系統(tǒng)輸入的模擬數(shù)據(jù)量巨大，且工作在較高頻率的系統(tǒng)時(shí)鐘下，所以在確定N的取值時(shí)，還需要考慮運(yùn)行實(shí)現(xiàn)之后程序的時(shí)序情況，否則會(huì)出現(xiàn)處理結(jié)果不正確的現(xiàn)象。在討論不同參數(shù)設(shè)置下系統(tǒng)的時(shí)序性能時(shí)，選擇FPGA程序在集成設(shè)計(jì)環(huán)境中運(yùn)行實(shí)現(xiàn)之后的負(fù)的時(shí)差總數(shù)TNS（Total Negative Slack）作為時(shí)序情況的表征，TNS值越小，表明系統(tǒng)的時(shí)序性能越好。

由可行性分析可知，N的取值有兩種：7 bit和8bit。在一級(jí)相關(guān)處理單元累加器寬度N固定的情況下，變化一級(jí)相關(guān)處理累加次數(shù)T（T≤2N-1-1）和二級(jí)相關(guān)復(fù)用一級(jí)單元數(shù)P這兩個(gè)參量，統(tǒng)計(jì)TNS的值。表1和表2列出了模擬數(shù)據(jù)通道數(shù)Q取45，N分別取7 bit和8 bit時(shí)TNS隨一級(jí)相關(guān)累加次數(shù)T和二級(jí)相關(guān)復(fù)用一級(jí)單元數(shù)P變化的情況。

表1 N為7 bit時(shí)系統(tǒng)的時(shí)序性能

表2 N為8 bit時(shí)系統(tǒng)的時(shí)序性能

根據(jù)TNS絕對(duì)值的大小，從表中可以分別得到N取7 bit和8 bit時(shí)最優(yōu)的一組參數(shù)組合：

N=7 bit，T=20，P=20；N=8 bit，T=50，P=20。

由于這兩組參數(shù)組合下FPGA程序?qū)崿F(xiàn)之后TNS值相差不大，時(shí)序性能接近，此時(shí)以資源消耗情況作為選擇依據(jù)。兩組參數(shù)組合的資源消耗情況如表3所示。

表3 N為7 bit和8 bit時(shí)最優(yōu)時(shí)序性能資源消耗對(duì)比

從表3中各項(xiàng)資源的消耗情況可以看出，由于兩組參數(shù)組合中二級(jí)相關(guān)復(fù)用一級(jí)單元數(shù)P相同，所以RAM資源消耗情況相同；當(dāng)N取7 bit時(shí)，消耗寄存器和查找表資源較少。

綜合上述關(guān)于資源消耗和時(shí)序性能兩方面的考慮，確定將一級(jí)相關(guān)加法器寬度N選取為7 bit。

2.6 最優(yōu)化設(shè)計(jì)準(zhǔn)則

為了降低FPGA的資源消耗，需要在多通道數(shù)字相關(guān)器系統(tǒng)的算法實(shí)現(xiàn)中使用二級(jí)相關(guān)算法。在算法實(shí)現(xiàn)的過(guò)程中，一些關(guān)鍵參數(shù)的選取情況直接影響著系統(tǒng)的資源消耗和時(shí)序性能。根據(jù)上述章節(jié)對(duì)于關(guān)鍵參數(shù)選取的討論，可以得到一組最適宜的參數(shù)組合，即：

一級(jí)累加器寬度N：7 bit，

一級(jí)相關(guān)單元累加次數(shù)T：20，

二級(jí)相關(guān)單元復(fù)用一級(jí)單元數(shù)P：20。

在這組參數(shù)的選取下，數(shù)字相關(guān)器系統(tǒng)的資源消耗和時(shí)序性能都達(dá)到相對(duì)的最優(yōu)值，以此作為多通道數(shù)字相關(guān)器系統(tǒng)二級(jí)相關(guān)算法的最優(yōu)化設(shè)計(jì)準(zhǔn)則。

3 結(jié)束語(yǔ)

資源消耗和時(shí)序性能是系統(tǒng)設(shè)計(jì)中需要考慮的兩個(gè)關(guān)鍵因素。在二級(jí)相關(guān)算法的實(shí)現(xiàn)中，各個(gè)關(guān)鍵參數(shù)的選取會(huì)直接影響系統(tǒng)的資源消耗和時(shí)序性能，是數(shù)字相關(guān)器系統(tǒng)FPGA選型的重要依據(jù)。二級(jí)相關(guān)算法的優(yōu)化設(shè)計(jì)可以大大降低FPGA的資源消耗，顯著增加相關(guān)器可容納的模擬通道數(shù)，優(yōu)化程序的布局布線結(jié)果，改善FPGA的時(shí)序性能，對(duì)系統(tǒng)整體性能的提升具有重要作用。

[1]馬騰，吳瓊之，廖春蘭.基于FPGA的多通道綜合孔徑輻射計(jì)數(shù)字相關(guān)器[J].數(shù)據(jù)采集與處理，2012，27（5）:116-119.

[2]陸浩，王振占，劉憬怡，等.全極化微波輻射計(jì)系統(tǒng)中高速數(shù)字相關(guān)器設(shè)計(jì)[J].電子學(xué)報(bào)，2011（12）:2831-2835.

[3]王新彪，李靖，姜景山.全極化微波輻射計(jì)模擬復(fù)相關(guān)器研究[J].宇航學(xué)報(bào),2011，32（3）:604-312.

[4]楊海鋼，孫嘉斌，王慰.FPGA器件設(shè)計(jì)技術(shù)發(fā)展綜述[J].電子與信息學(xué)報(bào)，2010（3）:714-727.

[5]蘇福順，吳瓊之，孫林，等.綜合孔徑輻射計(jì)中二級(jí)相關(guān)算法的設(shè)計(jì)與實(shí)現(xiàn)[J].電子設(shè)計(jì)工程，2015（4）:111-113.

[6]馬玉良.基于可編程邏輯器件FPGA的數(shù)字相關(guān)器[D].濟(jì)南：濟(jì)南大學(xué)，2011.

[7]陳棟章，任中京.基于動(dòng)態(tài)光散射原理的納米粒度儀中數(shù)字相關(guān)器的研究與實(shí)現(xiàn)[C]//貴陽(yáng):第十五屆中國(guó)科協(xié)年會(huì)，2013.

[8]付云豐，屈繼峰，張建強(qiáng).噪聲溫度計(jì)中新型數(shù)字相關(guān)器設(shè)計(jì)[J].計(jì)量學(xué)報(bào)，2014，35（4）:335-338.

[9]陸浩，王振占.全極化微波輻射計(jì)數(shù)字化引入誤差分析[J].電子學(xué)報(bào)，2013（6）:1084-1087.

[10]黨鵬舉，陳文新，李浩.全極化微波輻射計(jì)數(shù)字相關(guān)器下變頻算法設(shè)計(jì)[J].電子設(shè)計(jì)工程，2014，22（1）:100-102.

[11]宋奮韜，王夢(mèng)瑩，付志遠(yuǎn).FPGA發(fā)展概論[J].科技信息，2012（23）:145-146.

[12]郎志強(qiáng).談?wù)凢PGA發(fā)展的新動(dòng)態(tài)[J].科技視界，2012（28）:142-142.

[13]陸楠.FPGA發(fā)展策略和新方案盤點(diǎn)[J].EDN CHINA電子設(shè)計(jì)技術(shù)，2011（8）:77-82.

[14]何小川.FPGA功耗及熱點(diǎn)分析[D].西安:西安電子科技大學(xué)，2013.

[15]何海昌.基于時(shí)鐘偏斜調(diào)度的VLSI時(shí)序優(yōu)化方法研究[D].成都：電子科技大學(xué)，2015.

Design and optimization formultichannel digital correlator

REN Xiao-jing，LI Geng，SUN Lin，DU Hui-qian，WU Qiong-zhi
（School of Information and Electronic，Beijing Institute of Technology，Beijing 100081，China）

Digital correlator of synthetic aperture radiometer has the characteristics of large number of channels，vast data amount and enormous operation task，so it has a great demand for the processing speed of processor and takes large amount of resource consumption.To decrease the resource consumption，this system adopts bi-stage correlation algorithm which means that the first-stage correlative units accumulates in short fixed points and the second-stagecorrelative units shares long points accumulators.This paper emphatically researches on the design and optimization of bi-stage correlation algorithm based on FPGA，analyses the influence of resource consumption in different key parameters for processor and proposes an optimization structure with the least consumption and the most optimized timing performance.

digital correlator； FPGA； optimization； radiometer

TN911.72

A

1674－6236（2017）16-0162-04

2016-07-05稿件編號(hào)：201607032

任曉靜（1993—），女，山西運(yùn)城人，碩士研究生。研究方向：復(fù)雜電路系統(tǒng)研究與應(yīng)用。