混合集成薄膜電阻的誤差來源分析及修正方法

王春富，秦躍利

?

混合集成薄膜電阻的誤差來源分析及修正方法

王春富，秦躍利

（中國電子科技集團公司第二十九研究所，四川 成都 610036）

混合集成薄膜電路應(yīng)用于微波毫米波等高頻領(lǐng)域時，對集成的薄膜電阻阻值提出了很高的精度要求，現(xiàn)有工藝無法滿足，作者通過分析薄膜電阻制造工藝過程，確定了集成薄膜電阻的誤差來源，比對了電阻寬度和實際阻值之間的關(guān)系，找到了電阻誤差的變化規(guī)律，并在此基礎(chǔ)上提出了電阻寬度修正方法，實現(xiàn)了薄膜電阻阻值的精確控制。

混合集成電路；毫米波；薄膜電路；薄膜電阻；電阻誤差；修正方法

薄膜電阻是混合集成薄膜電路中最基本也是最重要的集成元素之一。由于薄膜電路主要應(yīng)用于高頻微波或毫米波領(lǐng)域，其對薄膜集成電阻提出了很高的要求，特別是電阻阻值精度和電阻外形質(zhì)量。

在混合集成薄膜電阻的制造流程中，良好的膜層均勻性和準確的濺射方阻是制作高精度薄膜電阻的基礎(chǔ)。目前國內(nèi)真空濺射膜層均勻性一般在精度±3%以內(nèi)，通過調(diào)整濺射時間來改變?yōu)R射膜層的厚度，可以方便地獲得所需的方阻阻值。

目前混合集成薄膜電路對阻值的精度要求一般在±5%左右，可見真空濺射膜層的均勻性已經(jīng)滿足了電阻制作要求。值得關(guān)注的是，在某些薄膜電路中雖然濺射出了均勻性良好的電阻膜層，也獲得了與設(shè)計值相符的方阻，但當電阻圖形尺寸存在較大差異時，仍無法制作出高精度的薄膜電阻。例如圖1中，當RS1滿足設(shè)計值要求時，RP1的阻值與設(shè)計值偏差可能達到±8%~±15%，無法滿足使用需求。

為了獲得高精度的薄膜電阻，部分制造商采用了激光調(diào)阻。激光調(diào)阻可以獲得±0.5%甚至更高精度的電阻。然而在調(diào)阻時會在電阻的表面或邊緣留下激光切痕，這給薄膜電路的高頻性能帶來了負面的影響，激光調(diào)阻大多應(yīng)用于頻率要求較低的薄膜電路制造中，要滿足高頻毫米波電路應(yīng)用要求，必須通過工藝實驗分析集成電阻的誤差來源并加以修正和優(yōu)化。本文通過分析薄膜電阻制造工藝過程，確定了集成薄膜電阻的誤差來源，提出了電阻寬度修正方法，以對薄膜電阻阻值實現(xiàn)精確控制。

圖1 集成薄膜電阻示意圖

1 實驗方法

實驗采用Coors Tek純度99.6%的拋光氧化鋁陶瓷基片，在其表面濺射100 Ω/□的TaN電阻。設(shè)計制作“電阻變化規(guī)律測試掩膜版”（如圖2），該掩膜版涵蓋了長度1~5 mm，寬度20~600 μm的不同種類的電阻。經(jīng)圖形光刻、圖形電鍍和化學腐蝕等工序制作薄膜電阻。測量版圖中典型電阻的寬度和阻值變化情況，并對其進行分析。

圖2 電阻變化測試掩膜版

2 結(jié)果與分析

為了便于分析各因素對電阻產(chǎn)生的影響，引入如圖3所示的薄膜集成電阻模型圖，圖中為電阻長度，為電阻寬度，為電極寬度。

圖3 薄膜電阻模型圖

設(shè)方阻為s，阻值為，可以得到式(1):

在薄膜電阻的制作過程中影響電阻變化的主要有基板表面粗糙度、光刻、電鍍、化學腐蝕和圖形的設(shè)計尺寸等因素。由于在實驗中給定了基板條件為拋光氧化鋁基片，其粗糙度為5 nm以下，對膜層均勻性和方阻s的影響極小，因此不對其進行討論，以下對光刻、電鍍、化學腐蝕和圖形設(shè)計尺寸等因素分別進行分析。

2.1 光刻對電阻的影響

光刻工序影響的是電極和電阻線寬的變化，為了避免殘留光刻膠對圖形的影響，光刻時一般會進行適當?shù)倪^曝光。在制作電極時過曝光會影響電極寬度（）的變化；另一方面由于電極的膜層厚度為4 μm，進行電阻套刻時掩膜版無法與電阻表面有效貼合，形成了“接近式曝光”（如圖4）。接近式曝光和圖形過曝光均會導致電阻寬度()變窄，經(jīng)測量光刻后電阻的寬度尺寸，發(fā)現(xiàn)其寬度與設(shè)計尺寸相比變窄了4~5 μm（見表1）。

圖4 電阻套刻曝光示意圖

表1 電阻寬度尺寸測試記錄表

Tab.1 Record sheet of resistance width test

2.2 電鍍對電阻的影響

在圖形制作工藝中無論是感光前光刻膠對光的吸收，還是其感光后的透光率都不可能是100%，所以光刻成型后的膠一般成梯形結(jié)構(gòu)（如圖5）。在電鍍過程中為了保證金層厚度會將帶線加厚到膠平面之上0.1~0.2 μm，由于尖端放電，帶線往平面方向的生長會加速，電鍍完成后的帶線成“蘑菇型”結(jié)構(gòu)（如圖6）。此類現(xiàn)象將引起電極寬度（）的變化，進而導致的變化，作者通過工藝實驗表明，由此引起的帶線誤差可使變小1 μm。

圖5 光刻膠成型示意圖

圖6 電極帶線成型示意圖

2.3 化學腐蝕對電阻的影響

在化學腐蝕工序中，腐蝕溶液對電阻層的腐蝕是各項同性的（如圖7），此現(xiàn)象將直接影響式（1）中變大和變小，從而影響電阻阻值。由于薄膜電阻膜層的厚度在0.1 μm左右，所以各項同性的腐蝕尺寸對帶線精度的影響很小。工藝實驗數(shù)據(jù)表明在陶瓷基板上制作薄膜電阻，由此引起的帶線誤差不超過0.5 μm。

圖7 化學腐蝕示意圖

2.4 圖形設(shè)計尺寸對電阻的影響

如前所述，光刻、電鍍和化學腐蝕等制作工序均會引起電阻的尺寸偏差，由表1的測試數(shù)據(jù)可以看出其尺寸偏差具有一致性，引入的偏差大約為4~5 μm，值得注意的是尺寸誤差對線寬為120 μm以上的電阻并未引起明顯的精度變化，但當電阻線寬低于120 μm時電阻精度出現(xiàn)了陡變，超出了要求范圍。

表2為電阻阻值測試記錄表?？梢钥闯?，相同的尺寸誤差將給不同設(shè)計尺寸的電阻帶來不同的影響，當電阻線寬大于120 μm時，電阻的變化均在±4.5%的精度范圍之內(nèi)。當電阻線寬為120 μm以下時電阻精度誤差已達±5%以上，當線寬在80 μm以下時電阻精度已達±7%以上，部分已經(jīng)達到±15%，遠遠超出了精度控制范圍，由此可見120 μm以下的小尺寸電阻表現(xiàn)出了明顯的圖形效應(yīng)。

表2 電阻阻值測試記錄表

Tab.2 Resistance test record sheet

2.5 薄膜電阻誤差修正方法

綜上所述，光刻、電鍍和化學腐蝕均會帶來電極或電阻圖形的尺寸變化，引入的尺寸變化基本一致，為4~5 μm。從分析過程可知，帶線變化的主要貢獻來源于電阻套刻時電極膜層厚度所致的接近式曝光。在現(xiàn)有設(shè)備條件下很難在制作流程上提高帶線精度來減小誤差，給電阻的精確制作帶來了很大影響，小尺寸電阻表現(xiàn)尤為明顯。因此在版圖設(shè)計階段必須對電阻的尺寸進行修正補償，以減小尺寸誤差帶來的電阻偏差，由于相同的尺寸偏差會給不同設(shè)計尺寸的電阻帶來不同的影響，所以補償時需計算出不同電阻的補償尺寸。

由于電阻膜層濺射完成后s是個定值，所以薄膜電阻的阻值變化與長度和寬度有關(guān)，通過測量電阻的最終阻值，并根據(jù)實測值與設(shè)計值的偏差可以推算出電阻寬度的變化尺寸，由電阻測量值和式(1)可以得出下式：

式中：為電阻長度設(shè)計值；為電阻的寬度設(shè)計值；為補償尺寸；s為方阻設(shè)計值；為電阻實測值。采用本文的實驗方法，根據(jù)上式可以方便的獲取各類電阻的補償尺寸，在產(chǎn)品版圖設(shè)計階段，根據(jù)計算得出的補償尺寸對產(chǎn)品進行修正補償，可以實現(xiàn)電阻的精確制作。作者根據(jù)這一規(guī)律對薄膜電阻進行尺寸補償?shù)脑囼灲Y(jié)果如表3。

表3為電阻尺寸補償前后測試結(jié)果對照表。由表3的測試結(jié)果可見，作者通過電阻寬度尺寸補償?shù)姆椒ǐ@得了良好的效果，電阻的制作精度得到了有效的控制。

3 結(jié)論

在混合集成薄膜電路的制作中，光刻、電鍍和化學腐蝕等工藝過程均會給電阻的帶線尺寸帶來影響，但帶線變化的主要貢獻來源于電阻套刻時電極膜層厚度所致的接近式曝光。從測試數(shù)據(jù)分析可知，由此帶來的偏差具有一致性，引入的帶線誤差為4~5 μm，需要針對不同設(shè)計尺寸的電阻提出不同的補償尺寸，該方法可以在版圖設(shè)計階段有針對性地對電阻尺寸進行精確補償，以實現(xiàn)薄膜集成電阻的精確控制，精度可控制在±5%。本文電阻誤差的修正方法是基于設(shè)備能力和工藝過程存在固有偏差的基礎(chǔ)上提出的，并未涉及設(shè)備能力提升、材料性能改進和過程控制優(yōu)化等方面，這些方面的優(yōu)化改進同樣可以提升薄膜產(chǎn)品的性能。

表3 電阻尺寸補償前后測試結(jié)果對照表

Tab.3 Comparison of resistance test results before and after size compensation

[1] QUIRK M, SERDA J. 半導體制造技術(shù)[M]. 韓鄭生, 譯. 北京: 電子工業(yè)出版社, 2004.

[2] LICARI J J, ENLOW L R. 混合微電路技術(shù)手冊[M]. 朱瑞廉, 譯. 北京: 電子工業(yè)出版社, 2004.

[3] 田民波, 李正操. 薄膜技術(shù)與薄膜材料[M]. 北京: 清華大學出版社, 2011.

[4] 鄭福元, 周離飛. 厚薄膜混合集成電路－設(shè)計、制造和應(yīng)用[M]. 北京: 科學出版社, 1984.

（編輯：陳豐）

Resistance deviation analysis and correction of resistor in hybrid integrated circuit

WANG Chunfu, QIN Yueli

(The 29th Research Laboratory of CETC, Chengdu 610036, China)

Thin film based hybrid integrated circuits are widely used in high frequency area like microwave/millimeter waves devices, for these applications, a high accuracy of the integrated resistance value is indispensable. However, it could not be well satisfied by the state-of-art. To solve this problem, this paper investigated the fabrication process of thin film resistance and the source of error was verified. With studying the relation between pattern width and the value of resistance, the variation regularity of resistance value error was ascertained. A new method of resistance pattern width amendment was proposed and a precise control of thin film resistance value was achieved.

hybrid integrated circuits; millimeter waves; thin film based circuits; thin film resistance; resistance value error; amendment method

10.14106/j.cnki.1001-2028.2017.11.008

TN451

A

1001-2028（2017）11-0043-04

2017-09-11

王春富

王春富（1982－），男，福建武平人，工程師，研究方向為薄膜工藝技術(shù)開發(fā)與應(yīng)用，E-mail: wangcf027@163.com。

2017-11-02 15:46

網(wǎng)絡(luò)出版地址： http://kns.cnki.net/kcms/detail/51.1241.TN.20171102.1546.008.html