射頻前端基準電流源低電壓抗電磁干擾設(shè)計

白會新，馬振洋，王志武，楊 可，曾佩佩

（中國民航大學a.工程技術(shù)訓練中心；b.天津市民用航空器適航與維修重點實驗室，天津 300300）

射頻前端基準電流源低電壓抗電磁干擾設(shè)計

白會新a，馬振洋b，王志武a，楊 可a，曾佩佩a

（中國民航大學a.工程技術(shù)訓練中心；b.天津市民用航空器適航與維修重點實驗室，天津 300300）

基于CMOS體驅(qū)動，提出低電壓基準電流源電路抗干擾設(shè)計，提高航管一次雷達射頻前端接收電路的可靠性。電路采用體驅(qū)動技術(shù)實現(xiàn)低電源電壓工作，采用敏感隔離結(jié)構(gòu)提高電流鏡電路抗干擾性能。設(shè)計采用電源電壓為1 V的0.35 μm標準CMOS工藝，對該基準電流源電路的抗電磁干擾特性進行理論分析與仿真驗證，并同普通體驅(qū)動結(jié)構(gòu)相比較。實驗結(jié)果表明：當輸入端存在3倍于參考電流大小的電磁干擾時，該結(jié)構(gòu)的電流偏移小于0.3 μA。

CMOS體驅(qū)動；低電壓；基準電流源；敏感隔離；抗干擾

航管一次雷達是實現(xiàn)雷達管制的必要設(shè)備，對民航飛行安全具有重要意義[1]。遠程航管一次雷達可與廣域多點定位和自動相關(guān)監(jiān)視等系統(tǒng)組合，形成性能更全面、可靠性更高的綜合空中交通管理系統(tǒng)，具有良好的應用前景[2]。航管一次雷達主要用于遠程航路監(jiān)視，其處理的信號帶寬窄、載頻變化范圍大，實際應用中接收機的線性動態(tài)范圍需足夠大、靈敏度足夠高，同時，可靠性和穩(wěn)定性必須滿足使用需求。因此，提升航管一次雷達接收機性能，以及提高其精確性和可靠性具有重要意義。

雷達數(shù)字接收機包括射頻前端、模數(shù)轉(zhuǎn)換器ADC、數(shù)字前端等主要電路模塊，其中，射頻前端電路模塊主要由濾波電路、放大電路、基準電路等模擬電路組成。由于放大電路、基準電路及模數(shù)轉(zhuǎn)換器等模擬器件直接對信號進行接收，處理輸出后傳遞給下級單元，因此，其電磁敏感特性對整個系統(tǒng)的影響最為嚴重，由電磁干擾（EMI）引起的放大電路及基準電路的性能降級會導致整個系統(tǒng)性能的削弱甚至失效[3]。針對接收機中使用的基準電流電路，分析其面臨的低工作電壓及電磁敏感問題，設(shè)計一種基于體驅(qū)動的鏡像節(jié)點敏感隔離結(jié)構(gòu)，提高基準電流的精確性，進而提高接收機射頻前端的抗干擾性能。

1 傳統(tǒng)基準電流源電路

基準電流源電路種類廣泛，但其結(jié)構(gòu)和工作原理均與傳統(tǒng)基準電流源相同，如圖1（a）所示。參考電流在電阻R上產(chǎn)生，M1與M2、M1與M3構(gòu)成電流鏡結(jié)構(gòu)[4]。電流鏡是基準電流源的核心結(jié)構(gòu)，是實現(xiàn)輸出電流同參考電流精確匹配的關(guān)鍵電路單元，也是易受電磁干擾影響的結(jié)構(gòu)，傳統(tǒng)電流鏡電路如圖1（b）所示。在電流鏡輸入端產(chǎn)生一個參考電流Iref，輸出端理論上將輸出一個大小和方向都等于參考電流的輸出電流Iout作為基準電流供后級使用。

圖1 基準電流源及核心結(jié)構(gòu)Fig.1 Current reference and critical component

2 低電壓電流鏡及敏感特性分析

射頻綜合系統(tǒng)要求電子設(shè)備高度集成化，集成電路的電源電壓不斷降低，傳統(tǒng)柵極鏡像電流鏡已不能滿足低電壓的使用需求[5]。本文設(shè)計一種體驅(qū)動[6]電流鏡結(jié)構(gòu)，可在低電源電壓條件下正常工作，如圖2（a）所示。PMOS晶體管的柵極連接最低電位，可使PMOS晶體管的柵源電壓維持正常，使PMOS晶體管源極和漏極之間形成導電溝道，不受閾值電壓VTH及電源電壓的制約，實現(xiàn)低電源電壓工作。同時，基準PMOS晶體管M1的漏極同襯底相連，鏡像PMOS晶體管M2的襯底同M1的襯底相連，構(gòu)成低電壓體驅(qū)動電流鏡。

圖2 低電壓電流鏡Fig.2 Low-voltage current mirror

在普通體驅(qū)動電流鏡結(jié)構(gòu)中，由于鏡像節(jié)點存在寄生電容Ct，如圖2（b）所示，當輸入?yún)⒖级舜嬖陔姶鸥蓴_時，輸出電流將產(chǎn)生偏移，即

可見，由于非線性干擾信號在線性電路中進行傳輸，輸出晶體管襯源電壓發(fā)生變化。由于寄生電容的存在，電荷泵效應產(chǎn)生，電流鏡電路匹配電流的精確性受到電磁干擾影響，影響大小由調(diào)制因子m直觀體現(xiàn)。

3 抗電磁干擾低電壓電流鏡設(shè)計

為提高電路抗電磁干擾能力，實現(xiàn)體驅(qū)動電流鏡在低電壓領(lǐng)域的高可靠性應用，應通過電路設(shè)計降低鏡像節(jié)點寄生電容Ct，同時降低影響因子m以抑制由電磁干擾造成的輸出基準電流偏移。

本文提出一種鏡像節(jié)點敏感隔離結(jié)構(gòu)，如圖3所示。PMOS晶體管M1、M2構(gòu)成電流鏡結(jié)構(gòu)。CMOS晶體管M4將敏感鏡像節(jié)點同M1漏極隔離，通過適當選擇CMOS晶體管M3的尺寸，可保證靜態(tài)偏置處于適當電位。M3和M4構(gòu)成負反饋，使得基準晶體管M1的襯源電壓在電磁干擾作用下仍可維持恒定。若由于干擾使輸入電流升高，導致VDS1增高，則M4的襯底電壓升高，加大通過M4的電流IDS4。由于VDD恒定，VDS4隨IDS4的升高而升高，使得VDS3降低，進而降低M1的襯底電壓，使輸入電流趨向恒定。同時，電容Ca、Cb構(gòu)成二階濾波電路，進一步降低電磁干擾對輸出電流的影響。本結(jié)構(gòu)中，由于電容Cb的電流直接由電源電壓通過晶體管M3提供，其并不會引發(fā)電荷泵效應，亦不會對電路的電磁兼容性能造成消極影響。

圖3 鏡像節(jié)點敏感隔離低電壓電流鏡Fig.3 Low-voltage current mirror with sensitive-isolated mirror node

4 仿真

為衡量本文提出的低電壓電流鏡設(shè)計在電磁兼容方面性能的提高，首先對普通體驅(qū)動電流鏡的電磁兼容性能進行仿真?；鶞识瞬捎?直流平均值的正弦波作為干擾信號[8]，電磁干擾信號幅度為30 μA，干擾信號頻率為1 MHz，輸出電流的仿真結(jié)果如圖4所示。

圖4 傳統(tǒng)體驅(qū)動電流鏡輸出電流Fig.4 Output current of traditional bulk-driven current mirror

傳統(tǒng)體驅(qū)動電流鏡在電磁干擾的影響下，輸出電流產(chǎn)生波動。更為嚴重的是，直流電流值發(fā)生偏移，產(chǎn)生電流偏移，這將對以此電流鏡結(jié)構(gòu)為偏置電路的后級電路結(jié)構(gòu)產(chǎn)生嚴重影響。如圖4所示，干擾信號幅度為30μA時，輸出直流電流偏移值約高達7μA，遠遠超過使用容限。

在相同電磁干擾條件下，對本文提出的電路設(shè)計進行電磁兼容性能仿真，結(jié)果如圖5所示?？梢?，當電路未穩(wěn)定工作時，輸出電流偏移最大值僅約為0.3 μA，當電路穩(wěn)定工作后，輸出基本無直流電流偏移。

圖5 敏感隔離電流鏡輸出電流Fig.5 Output current of sensitive-isolated current mirror

本文設(shè)計的電磁兼容高可靠性低電壓電流鏡結(jié)構(gòu)主要晶體管的寬長比如表1所示，工作電壓為1 V。設(shè)計采用標準n阱0.35 μm CMOS工藝，仿真平臺為Cadence。

表1 敏感隔離低電壓電流鏡器件參數(shù)Tab.1 Device parameter of sensitive-isolated low-voltage current mirror

5 結(jié)語

本文討論了雷達接收機電路組成單元基準電流源電路的電磁敏感問題，提出了抗電磁干擾低電壓電流鏡結(jié)構(gòu)。其采用體驅(qū)動技術(shù)，使用鏡像節(jié)點敏感隔離結(jié)構(gòu)。實驗結(jié)果表明，所設(shè)計電路可在1 V低電源電壓條件下工作，可有效抑制由電磁干擾造成的直流電流偏移，抗電磁干擾性能良好。

[1]安春雨,陳忠先.空管一次雷達的市場要求及發(fā)展[J].空中交通管理,2006(5):28-30.

[2]孫一超.射頻帶通采樣雷達數(shù)字接收機的研究與設(shè)計[D].南京:南京理工大學,2014.

[3]CORDOVA D,TOLEDO P,FABRIS E.A Low-Voltage Current Reference with High Immunity to EMI[C]//Integrated Circuits and Systems Design IEEE,Aracaju,September 1-5,2014:1-6.

[4]PAUL R G,PAUL J H,STEPHEN H,et al.模擬集成電路的分析與設(shè)計[M].北京:高等教育出版社,2003.

[5]白會新,李洪革,謝樹果,等.抗電磁干擾低電壓CMOS放大器設(shè)計[J].電子學報,2015,43(9):1870-1874.

[6]尹 韜,朱樟明,楊銀堂,等.襯底驅(qū)動MOSFET特性分析及超低壓運算放大器設(shè)計[J].半導體學報,2005,26(1):158-162.

[7]REDOUTEé J M,MICHIEL S.EMI resisting CMOS differential pair structure[J].Electronics Letters,2006,42(21):1217-1218.

[8]LI Hong’ge,BAI Huixin,XIE Shuguo,et al.Bulk-driven CMOS amplifier with high EMI immunity[J].IEEE Transactions on Electromagnetic Compatibility,2015,57(6):1425-1434.

（責任編輯：劉佩佩）

Design of low-voltage current reference circuit in RF front-end with high electromagnetic interference immunity

BAI Huixina,MA Zhenyangb,WANG Zhiwua,YANG Kea,ZENG Peipeia
（a.Engineering Techniques Training Center;b.Civil Aircraft Airworthiness and Maintenance Key Lab of Tianjin,CAUC,Tianjin 300300,China）

Based on CMOS bulk-driven structure,a low-voltage current reference circuit with high electromagnetic interference （EMI） immunity is proposed,improving the reliability of RF front-end receiver circuit in primary surveillance radar.In the circuit,bulk-driven structure realizes low-voltage supply and sensitive isolation structure improves EMI immunity.The design is implemented in a 0.35 μm standard CMOS process using 1V power supply.Theoretical analysis and simulation results for EMI robustness are presented and compared with the classical bulk-driven structure.Results show that the current shift of the proposed design is less than 0.3 μA when a 3 times of EMI referred to the reference current is presented in the input.

CMOS bulk-driven;low-voltage;current reference;sensitive isolation;EMI immunity

V243.2；TN432

：A

：1674－5590（2017）04－0051－03

2017-01-12；

：2017-03-13

國家自然科學基金項目（61601468）；中國民用航空局科技創(chuàng)新引導資金項目（20150227）；中國民航大學實驗技術(shù)創(chuàng)新基金項目（2016SYCX30）

白會新（1990—），女，河北承德人，助理工程師，碩士，研究方向為電路系統(tǒng)設(shè)計和實驗技術(shù)研究.