基于DSP與光纖傳輸?shù)膱D像處理平臺設(shè)計

曹文喆

摘要：數(shù)據(jù)傳輸?shù)目炻吞幚頃r間的長短是實時圖像處理系統(tǒng)的瓶頸問題，本文針對這些問題開展高速圖像處理平臺的研究，設(shè)計一套基于DSP處理器以及光纖傳輸?shù)膱D像處理平臺，實現(xiàn)數(shù)據(jù)在DSP與FPGA以及外接相機之間準確、高效、可靠的傳輸，滿足復(fù)雜圖像處理算法對硬件處理平臺的運行需求。

關(guān)鍵詞：TMS320C6678；圖像處理；光纖傳輸

中圖分類號：TN253 文獻標識碼：A 文章編號：1007-9416（2017）06-0198-02

1 引言

隨著高幀頻、高分辨率成像傳感器在光電跟蹤系統(tǒng)上的廣泛應(yīng)用，對圖像處理系統(tǒng)性能要求越來越高[1]。特別是在復(fù)雜背景下的圖像處理算法，所消耗的時間和軟硬件資源比較多，使得采用原來的單核DSP處理器的圖像處理系統(tǒng)的性能明顯不足。為了保證圖像處理的實時性，能夠快速的獲取圖像脫靶量信息，應(yīng)盡量減小傳輸延時，提高處理效率[2]。本文針對目前存在的傳輸延時長處理效率低問題，開展高速圖像處理平臺的研究。設(shè)計一套基于DSP處理器以及光纖傳輸?shù)膱D像處理系統(tǒng)，滿足多種復(fù)雜圖像處理算法對硬件處理平臺的運行需求。

TMS320C6678是TI公司新一代的8個核DSP[3]。具有兩個顯著特點，一是處理能力強，每個核的頻率最高可達到為1.25 GHz，定點數(shù)據(jù)理速度可達320GMAC，浮點運算能力高達160GFLOP；二是芯片外設(shè)功能豐富，內(nèi)部集成了HyperLink、PCIE、SRIO、千兆以太網(wǎng)等高速外設(shè)，方便與各種高速器件連接。由于這些特點，其廣泛地應(yīng)用在信號處理領(lǐng)域，是目前信號處理平臺的主流選擇。

采用光纖傳輸圖像數(shù)據(jù)，具有以下優(yōu)點。首先，光纖傳輸能夠?qū)崿F(xiàn)遠距離傳輸，且傳輸?shù)乃俣瓤?，光纖的頻帶可達到5GHz以上；其次，光纖傳輸?shù)目垢蓴_性能強，圖像信號在傳輸過程中，不易受到外界因素的干擾；再次，光纖還具有體積小、重量輕等特點，傳輸線纜相對較小和輕，適合空間體積受限制場合。

2 系統(tǒng)框架

圖像處理系統(tǒng)的框架如下圖1所示，本系統(tǒng)中，可見光探測器或紅外探測器采用標準的CameraLink接口，圖像數(shù)據(jù)通過LVDS線纜傳送給光電轉(zhuǎn)換模塊。光電轉(zhuǎn)換模塊的作用是將圖像數(shù)據(jù)信號通過FPGA解碼然后編碼發(fā)送給光電轉(zhuǎn)換器件，光電轉(zhuǎn)換器件將電信號轉(zhuǎn)換為光信號發(fā)送給圖像處理板，圖像處理板上的轉(zhuǎn)換器件再將光信號轉(zhuǎn)換成電信號，由FPGA傳輸給DSP，DSP將處理完成后的圖像數(shù)據(jù)以及目標信息傳輸給顯示控制終端。

3 光電轉(zhuǎn)換板設(shè)計

Camera Link是一種用于高速相機的標準串行通信接口，采用LVDS傳輸，具有Base、Medium與Full三種配置，根據(jù)不同傳輸速率要求，相機可采用不同的配置以及連接方式，本設(shè)計采用Base配置，4對差分數(shù)據(jù)線，1對時鐘信號線，時鐘信號設(shè)置為40MHz。該轉(zhuǎn)換板上具有兩路接口，可同時接受兩路圖像數(shù)據(jù)，相機端首先將28位的并行數(shù)據(jù)信號按7：1的比例將數(shù)據(jù)轉(zhuǎn)換成4對差分信號進行傳輸，同樣時鐘信號也通過1對差分線傳輸，接收端使用差分轉(zhuǎn)換芯片DS90CR286A將5對差分信號轉(zhuǎn)換成28位的并行數(shù)據(jù)信號和1個時鐘信號，28位的數(shù)據(jù)信號是由和24位圖像數(shù)據(jù)信號和4位4位視頻控制信號組成。FPGA負責(zé)圖像數(shù)據(jù)打包成光電轉(zhuǎn)換模塊需要數(shù)據(jù)格式，通過光纖接口發(fā)送出去，光電轉(zhuǎn)換板示意圖如下圖2所示。

4 圖像處理板設(shè)計

圖像處理板采用DSP+FPGA的架構(gòu)，DSP選用8核的TMS320C6678，C6678 芯片 8 核協(xié)同工作，提高效率。FPGA選用XILINX公司的K7系列的XC7K325T，具有高速串行收發(fā)接口，支持多種高速串行總線，圖像處理板框圖如下圖3。

在本設(shè)計中為 FPGA 配備兩片1GB DDR3 SDRAM 存儲器，保證了數(shù)據(jù)在本模塊的處理與傳輸效率，F(xiàn)PGA通過光纖接口采集到圖像數(shù)據(jù)后，可利用其并行處理的優(yōu)勢，完成圖像數(shù)據(jù)的預(yù)處理，比如非均勻校正，中值濾波等。FPGA將預(yù)處理完的圖像數(shù)據(jù)通過高速接口SRIO傳輸給DSP模塊，由DSP進行下一步運算，實現(xiàn)一些高級復(fù)雜的濾波和處理算法，同樣，本設(shè)計中給DSP 配置1GB的DDR3 SDRAM 存儲器，可以實現(xiàn)高效存取圖像數(shù)據(jù)，DSP將圖像處理的結(jié)果回傳給FPGA，F(xiàn)PGA將此結(jié)果與預(yù)處理完后圖像數(shù)據(jù)疊加，然后通過數(shù)字轉(zhuǎn)模擬的芯片，將圖像數(shù)據(jù)轉(zhuǎn)換成標準的PAL格式，外接監(jiān)視器后，方便用戶實時觀測圖像變化，以及目標的信息。

DSP與FPGA之間采用 SRIO傳輸圖像傳輸，傳輸速率到達5GHz，在 4X 工作模式下的輸出帶寬達到 16Gbps[4]，SRIO 邏輯層協(xié)議定義了兩種傳輸操作的編程模型，分別為基于存儲器映射的Direct I/O（LSU）和基于端口的 Message Passing（CPPI）。本設(shè)計中選用LSU 模式，該模式傳輸方式簡單，需配置好目標器件 ID號，數(shù)據(jù)長度和目的地址，由硬件進行分包拆包，軟件開銷小，傳輸效率高，適合高分辨率圖像數(shù)據(jù)傳輸。

本設(shè)計中FPGA作為主設(shè)備，按與DSP設(shè)定好的地址映射（0x80000000為起址），連接建立后，F(xiàn)PGA以SWRITE的模式寫入DSP（波特率 5Gbps），傳輸一幅圖像數(shù)據(jù)所有的字節(jié)后，產(chǎn)生DSP中斷所需的Doorbell信號，DSP收到該中斷后，去設(shè)定的地址讀取圖像數(shù)據(jù)進行處理。同時，本設(shè)計DSP和FPGA之間還留有EMIF16并行傳輸接口，主要用來傳輸基本的控制命令和圖像處理結(jié)果數(shù)據(jù)。本設(shè)計選用了 EMIF16 的 CE0區(qū)與外部進行通信，CE0所對應(yīng)的外部地址空間為0x70000000-0x73FFFFFF，具有64MB的尋址空間，根據(jù)系統(tǒng)需求，這里劃分256字節(jié)供DSP讀FPGA數(shù)據(jù)，劃分256字節(jié)供DSP往FPGA寫數(shù)據(jù)。DSP 配置好相關(guān)的軟件寄存器，當(dāng)其發(fā)起讀寫時，F(xiàn)PGA可根據(jù)地址總線EMIFA[15：0]以及EMIFCE、EMIFWE、EMIFOE等相關(guān)的讀寫控制信號的變化來判斷DSP的操作，從而對數(shù)據(jù)總線EMIFD[15：0]進行操作，取走數(shù)據(jù)或掛上數(shù)據(jù)。endprint

DSP的開發(fā)采用TI公司CCS5.5軟件和C語言，在CCS中可完成代碼的編寫、編譯、調(diào)試、測試等工作。FPGA的開發(fā)采用Xilinx公司的vivado15.4軟件和硬件描述語言verilog，進行邏輯設(shè)計和開發(fā)。

5 結(jié)語

本設(shè)計采用當(dāng)前主流的多核DSP以及大容量高速接口的FPGA，可接入標準Camera Link相機，圖像數(shù)據(jù)采用光纖傳輸?shù)姆绞?，DSP與FPGA間采用SRIO與EMIF接口通信，設(shè)計簡單、性能穩(wěn)定，可實現(xiàn)圖像數(shù)據(jù)的高速數(shù)據(jù)傳輸，設(shè)計成熟，有利于工程實現(xiàn)及應(yīng)用。

參考文獻

[1]孫科林.基于多核DSP的實時圖像處理平臺研究[D].成都： 電子科技大學(xué)，2012.

[2]俞健.多核DSP圖像處理系統(tǒng)的硬件設(shè)計[D].北京：中國科學(xué)院大學(xué)，2013.

[3]Texas Instruments.TMS320C6678 Multicore Fixed and Floating-Point Digital Signal Processor[K].USA： Texas Instruments.2010

[4]SPRUGW1.Key Stone Architecture Serial Rapid IO（SRIO）User Guide.USA： Texas Instruments.2010.

Abstract：The speed of data transmission and the length of the processing time are the bottleneck of real-time image processing system.To solve these problems ，we designed a set of image processing platform based on DSP and optical fiber transmission for real-time image processing system， so the data between DSP and FPGA， and an external camera can accurate， efficient and reliable transmission.this platform meet he operation requirements of complex image processing algorithm for hardware processing platform.

Key Words：TMS320C6678；image processing；optical fiber transmissionendprint