基于FPGA的FC終端協(xié)議處理芯片的設(shè)計(jì)與實(shí)現(xiàn)?

劉 達(dá)，王 勇，李炳乾，褚文奎

（空軍工程大學(xué)航空航天工程學(xué)院，西安 710038）

基于FPGA的FC終端協(xié)議處理芯片的設(shè)計(jì)與實(shí)現(xiàn)?

劉 達(dá)，王 勇，李炳乾，褚文奎

（空軍工程大學(xué)航空航天工程學(xué)院，西安 710038）

為滿足新一代航空電子系統(tǒng)對(duì)光纖通道網(wǎng)絡(luò)的實(shí)際應(yīng)用，實(shí)現(xiàn)FC終端接口板的快速開發(fā)，在對(duì)光纖通道協(xié)議進(jìn)行深入研究的基礎(chǔ)上，提出了一種基于FPGA的FC協(xié)議處理芯片的設(shè)計(jì)方案。對(duì)協(xié)議處理芯片的功能結(jié)構(gòu)進(jìn)行研究分析，采用模塊化設(shè)計(jì)思想，對(duì)FC幀收發(fā)模塊、緩沖區(qū)流量控制模塊、端口狀態(tài)機(jī)以及FC收發(fā)通道模塊進(jìn)行詳細(xì)設(shè)計(jì)。通過對(duì)協(xié)議處理芯片的功能測試表明芯片滿足高速低功耗的設(shè)計(jì)要求，該芯片對(duì)航空電子系統(tǒng)中光纖通道網(wǎng)絡(luò)的研究與應(yīng)用具有一定的借鑒與促進(jìn)作用。

光纖通道，協(xié)議芯片，現(xiàn)場可編程門陣列，測試

0 引言

光纖通道（Fibre Channel，F(xiàn)C）是由美國工業(yè)協(xié)會(huì)為適應(yīng)快速增長的高速數(shù)據(jù)傳輸需求提出的通道標(biāo)準(zhǔn)，它是一種新一代網(wǎng)絡(luò)和數(shù)據(jù)總線技術(shù)，具有高帶寬、低延遲、拓?fù)潇`活、支持多種上層協(xié)議等優(yōu)點(diǎn)，是能夠支持多種媒介和鏈接器件的網(wǎng)絡(luò)通信協(xié)議。美國軍方專門制定FC-AE標(biāo)準(zhǔn)，目前FC憑借其良好性能成為構(gòu)建新一代統(tǒng)一航空電子網(wǎng)絡(luò)的優(yōu)先選擇［1］。

光纖通道網(wǎng)絡(luò)接口卡作為航空電子系統(tǒng)與網(wǎng)絡(luò)的接口，是保證航電系統(tǒng)之間數(shù)據(jù)安全交換、構(gòu)建光纖通道網(wǎng)絡(luò)的關(guān)鍵，而FC終端協(xié)議處理芯片是網(wǎng)絡(luò)接口卡的核心，它通過邏輯硬件實(shí)現(xiàn)FC-AE-ASM協(xié)議［2］，減少了CPU負(fù)荷，能夠滿足實(shí)時(shí)性、高可靠性及快速開發(fā)FC終端接口卡的要求。從目前公開的資料來看，國內(nèi)對(duì)它的研究大都停留在理論實(shí)現(xiàn)方面，研制具有自主知識(shí)產(chǎn)權(quán)的FC終端協(xié)議處理芯片具有現(xiàn)實(shí)而迫切的意義。

本文在對(duì)光纖通道協(xié)議深入研究的基礎(chǔ)上提出一種基于FPGA的FC終端協(xié)議處理芯片設(shè)計(jì)方案，并且對(duì)FC協(xié)議處理芯片的關(guān)鍵模塊進(jìn)行了設(shè)計(jì)和驗(yàn)證。該芯片核心功能基于FPGA設(shè)計(jì)，具有面積小、功耗低、可擴(kuò)展可升級(jí)性強(qiáng)等優(yōu)點(diǎn)，能適應(yīng)航電系統(tǒng)中機(jī)載FC網(wǎng)絡(luò)終端研制及不斷升級(jí)改造的要求。

1 FC終端概述

使用光纖通道組建航空電子系統(tǒng)，必須開發(fā)相應(yīng)的網(wǎng)絡(luò)終端接口，作為網(wǎng)絡(luò)的硬件接口設(shè)備。而網(wǎng)絡(luò)終端接口的開發(fā)，需要實(shí)現(xiàn)光纖通道各項(xiàng)先進(jìn)性能和要求，能夠完成光纖通道協(xié)議要求，其中，F(xiàn)C終端協(xié)議處理芯片作為FC終端接口的核心，能完成FC終端系統(tǒng)之間符合FC-AE-ASM規(guī)范的協(xié)議解析和數(shù)據(jù)通訊，可快速實(shí)現(xiàn)FC終端接口的設(shè)計(jì)。

1.1 光纖通道協(xié)議分析

光纖通道技術(shù)作為一種協(xié)議標(biāo)準(zhǔn)，對(duì)光纖通道技術(shù)的研究首先從光纖通道協(xié)議開始。光纖通道模型與通用OSI模型相似，按協(xié)議層分為五層，各層之間技術(shù)相互獨(dú)立并且留有增長空間，其分層結(jié)構(gòu)如圖1所示，其中，F(xiàn)C-0層定義了FC的物理鏈路；FC-1層定義了傳輸協(xié)議，包括串型編碼和解碼以及差錯(cuò)控制，使用8B/10B編碼；FC-2層定義了節(jié)點(diǎn)間的數(shù)據(jù)傳輸方式以及流量控制。這底三層組成了光纖通道的物理和信號(hào)接口（FC-PH）。FC-3層主要為FC-PH以上的高層協(xié)議提供了一套通用的公共通信服務(wù)功能；FC-4層提供高層協(xié)議映射，定義了光纖通道的應(yīng)用接口［3］。

圖1 光纖通道協(xié)議結(jié)構(gòu)

1.2 FC終端硬件架構(gòu)

FC終端硬件架構(gòu)如圖2所示，其中，F(xiàn)C終端通過PCI/PCIe接口與主機(jī)進(jìn)行數(shù)據(jù)交互，通過SFP模塊進(jìn)行光電/電光轉(zhuǎn)換并與FC介質(zhì)進(jìn)行數(shù)據(jù)交互，F(xiàn)C終端協(xié)議處理芯片主要實(shí)現(xiàn)FC-0、FC-1和FC-2的功能，如緩沖區(qū)到緩沖區(qū)的流量控制、控制數(shù)據(jù)幀收發(fā)、8B/10B編碼等，完成對(duì)FC協(xié)議的解析、處理，是FC終端設(shè)計(jì)的關(guān)鍵。

圖2 FC終端硬件架構(gòu)

2 FC終端協(xié)議處理芯片總體設(shè)計(jì)

在充分研究光纖通道物理層協(xié)議和信令協(xié)議的基礎(chǔ)上，采用片上可編程設(shè)計(jì)（SOPC）在FPGA上完成FC終端協(xié)議處理芯片設(shè)計(jì)，采用XILINX公司 Virtex-5系列 FPGA提供 2路 1.062 5 Gb/s、2.125 Gb/s速率的冗余光纖通道接口，實(shí)現(xiàn)數(shù)據(jù)通道功能，圖3為硬件實(shí)現(xiàn)的FC協(xié)議處理芯片的功能結(jié)構(gòu)圖。

圖3 光纖通道協(xié)議處理芯片功能結(jié)構(gòu)圖

在數(shù)據(jù)發(fā)送過程中通過PCI/PCIe接口將數(shù)據(jù)發(fā)送到協(xié)議芯片，經(jīng)過FC協(xié)議棧的處理，生成CRC并封裝成幀，經(jīng)過8B/10B編碼，并串轉(zhuǎn)換等，產(chǎn)生的串行數(shù)據(jù)流傳輸給SFP，SFP經(jīng)過電光轉(zhuǎn)換發(fā)送到光纖網(wǎng)絡(luò)。在數(shù)據(jù)接收過程中，接收通道接收到經(jīng)過SFP光電轉(zhuǎn)換處理過的數(shù)據(jù)流后，對(duì)數(shù)據(jù)流進(jìn)行串并轉(zhuǎn)換、8B/10B解碼后將產(chǎn)生的并行數(shù)據(jù)提交給FC接口邏輯，F(xiàn)C接口邏輯對(duì)接收到的幀進(jìn)行相關(guān)處理之后提交給上層用戶。

通過分析功能結(jié)構(gòu)，協(xié)議芯片主要分成4個(gè)模塊：FC幀收發(fā)控制模塊，緩沖區(qū)流量控制管理模塊，F(xiàn)C端口狀態(tài)機(jī)模塊以及FC收發(fā)通道模塊。其中，F(xiàn)C幀收發(fā)控制模塊主要實(shí)現(xiàn)FC-2層對(duì)幀的打包、開包；緩存區(qū)流量控制管理模塊主要通過對(duì)發(fā)送及接收原語信號(hào)以及對(duì)發(fā)送幀的統(tǒng)計(jì)，控制對(duì)接收端口幀的發(fā)送，實(shí)現(xiàn)FC-2層流量控制；FC端口狀態(tài)機(jī)模塊作用于FC-1層，主要實(shí)現(xiàn)端口狀態(tài)轉(zhuǎn)移邏輯，監(jiān)測收發(fā)鏈路狀態(tài)，控制幀的發(fā)送與接收。FC收發(fā)通道模塊主要實(shí)現(xiàn)FC-0層SERDES與SFP的連接，完成FC-1層的編解碼功能。其中，前3個(gè)模塊根據(jù)FC-FS協(xié)議標(biāo)準(zhǔn)通過硬件邏輯設(shè)計(jì)，F(xiàn)C收發(fā)通道模塊采用Xilinx公司Virtex-5系列FPGA內(nèi)嵌Rocket I/O硬核模塊內(nèi)嵌進(jìn)行設(shè)計(jì)實(shí)現(xiàn)。

3 協(xié)議處理芯片關(guān)鍵模塊設(shè)計(jì)

3.1 FC幀收發(fā)控制模塊設(shè)計(jì)

FC終端協(xié)議處理芯片中有兩路幀收發(fā)模塊以及對(duì)應(yīng)的收發(fā)緩存區(qū)，構(gòu)成FC幀收發(fā)控制模塊，主要實(shí)現(xiàn)FC-2層協(xié)議中對(duì)幀的打包、開包，幀是光纖通道數(shù)據(jù)傳輸中最基本的單元，此模塊是整個(gè)協(xié)議芯片設(shè)計(jì)的核心。其中，發(fā)送緩存區(qū)主要用來存放幀頭和有效數(shù)據(jù)，當(dāng)發(fā)送時(shí)發(fā)送控制器根據(jù)寄存器中存放的發(fā)送起始地址以及發(fā)送個(gè)數(shù)，從發(fā)送緩存區(qū)按FIFO方式依次發(fā)送；接收緩存區(qū)由接收控制器按幀結(jié)構(gòu)順序?qū)懭霐?shù)據(jù)，并在寄存器中存放接收起始地址與接收個(gè)數(shù)。

3.1.1 FC幀發(fā)送控制模塊

FC幀發(fā)送控制模塊負(fù)責(zé)將發(fā)送緩存區(qū)中的幀頭和數(shù)據(jù)字段讀出，然后組裝成標(biāo)準(zhǔn)的FC-2幀格式發(fā)送出去，發(fā)送過程如圖4所示。

光纖通道幀結(jié)構(gòu)包括幀前定界符SOF、幀頭、有效數(shù)據(jù)，32位CRC校驗(yàn)碼、幀尾定界符EOF，在發(fā)送幀數(shù)據(jù)前，首先需要完成鏈路初始化，實(shí)現(xiàn)字同步，發(fā)送控制器控制信號(hào)（包括原語信號(hào)、原語序列和幀）的發(fā)送保證鏈路總有信號(hào)，然后檢查數(shù)據(jù)發(fā)送隊(duì)列（FIFO）和緩沖到緩沖流量控制信用計(jì)數(shù)（credit_cnt）判斷是否滿足數(shù)據(jù)幀發(fā)送條件，若滿足則將從發(fā)送緩存區(qū)中取出的幀頭和有效數(shù)據(jù)依次組幀按8位并行發(fā)送到FC發(fā)送通道模塊。其中，兩個(gè)有效數(shù)據(jù)幀之間需間隔至少6個(gè)連續(xù)Idle或其他原語信號(hào)。

3.1.2 FC幀接收控制模塊

FC幀接收控制模塊負(fù)責(zé)從FC-1層提交的數(shù)據(jù)中識(shí)別出幀，檢測在幀接收過程中出現(xiàn)的錯(cuò)誤并進(jìn)行相應(yīng)處理，接收過程如圖5所示。

圖4 幀發(fā)送過程

接收的幀數(shù)據(jù)經(jīng)過FC接收通道的處理之后進(jìn)入幀接收控制模塊，幀接收控制模塊包含原語檢測模塊，幀接收控制器通過處理原語控制幀接收過程出現(xiàn)的各種狀況，當(dāng)檢測到SOF后，進(jìn)入FC幀接收過程，通過CRC校驗(yàn)以及對(duì)EOF的識(shí)別判斷幀接收過程是否出錯(cuò)，據(jù)此對(duì)接收幀進(jìn)行處理，在沒有幀到達(dá)的時(shí)候鏈路始終處于IDLE狀態(tài)。

圖5 幀接收過程

3.2 緩存區(qū)流量控制管理模塊設(shè)計(jì)

緩沖區(qū)流量控制管理是位于FC-2層的功能模塊，用來控制幀流量。光纖通道作為高速大容量數(shù)據(jù)傳輸協(xié)議，流量控制可以有效防止網(wǎng)絡(luò)中瞬間大量數(shù)據(jù)對(duì)網(wǎng)絡(luò)的沖擊，保證FC網(wǎng)絡(luò)高效穩(wěn)定進(jìn)行。

緩沖區(qū)流量控制管理模塊采用基于信用值的機(jī)制［4］，它定義為發(fā)送消息的光纖通道端口未收到確認(rèn)前能夠發(fā)送的幀的數(shù)量。該模塊主要使用BB_Credit（信用值）和BB_Credit_CNT（信用計(jì)數(shù)值）作為控制參數(shù)，當(dāng) BB_Credit_CNT＜BB_Credit&&BB_Credit_CNT＞0時(shí)，F(xiàn)C端口可以發(fā)送幀，并且BB_Credit_CNT加1；當(dāng)FC端口接收到R_RDY原語信號(hào)后，BB_Credit_CNT減1。在緩存區(qū)流量控制管理模塊定義一個(gè)計(jì)時(shí)器，處理可能出現(xiàn)的鏈路超時(shí)錯(cuò)誤，當(dāng)BB_Credit_CNT=0時(shí)開始計(jì)時(shí)，當(dāng)計(jì)時(shí)值等于E_D_TOV時(shí)，計(jì)時(shí)器停止計(jì)時(shí)并立刻給FC端口狀態(tài)機(jī)發(fā)送鏈路超時(shí)錯(cuò)誤。

3.3 FC端口狀態(tài)機(jī)設(shè)計(jì)

端口狀態(tài)機(jī)的核心就是一個(gè)狀態(tài)轉(zhuǎn)移邏輯，該模塊位于FC-1層，連接幀收發(fā)控制模塊與FC收發(fā)通道模塊，主要完成控制發(fā)送和接收操作，并且監(jiān)控鏈路狀態(tài)以及信號(hào)質(zhì)量，并根據(jù)鏈路異常情況采用不同的恢復(fù)協(xié)議對(duì)故障鏈路進(jìn)行恢復(fù)。FC端口狀態(tài)機(jī)主要分為激活狀態(tài)（AC）、鏈路故障狀態(tài)（LF1，LF2）、鏈路恢復(fù)狀態(tài)（LR1，LR2，LR3）以及離線狀態(tài)（OL1，OL2，OL3）。圖 6 為端口狀態(tài)機(jī)的實(shí)現(xiàn)，它主要由狀態(tài)轉(zhuǎn)移邏輯、錯(cuò)誤檢測模塊以及定時(shí)器組組成。

圖6 端口狀態(tài)機(jī)結(jié)構(gòu)

在狀態(tài)轉(zhuǎn)移邏輯中，它輸出的端口狀態(tài)主要和當(dāng)前狀態(tài)以及輸入有關(guān)，光纖通道FC-PH協(xié)議中定義了一組有序集（LR、LRR、IDLE、OLS、NOS）作為它的輸入。FC端口狀態(tài)機(jī)的狀態(tài)變化遵循4種分別由一組有序集組成的原語序列協(xié)議，分別為鏈路初始化協(xié)議、鏈路故障協(xié)議、鏈路復(fù)位協(xié)議以及上線至離線協(xié)議。

錯(cuò)誤檢測模塊根據(jù)各輸入信號(hào)以及狀態(tài)轉(zhuǎn)移過程中產(chǎn)生的相關(guān)信號(hào)判斷是否產(chǎn)生錯(cuò)誤，主要對(duì)同步丟失、信號(hào)丟失、協(xié)議解析錯(cuò)誤以及鏈路故障進(jìn)行檢測，如果檢測到錯(cuò)誤，那么端口狀態(tài)就會(huì)轉(zhuǎn)移到相應(yīng)狀態(tài)并執(zhí)行對(duì)應(yīng)的原語序列協(xié)議。

定時(shí)器組負(fù)責(zé)對(duì)端口狀態(tài)機(jī)涉及的狀態(tài)進(jìn)行計(jì)數(shù)，當(dāng)使能信號(hào)進(jìn)入當(dāng)前狀態(tài)時(shí)開始啟用定時(shí)器計(jì)數(shù)，離開當(dāng)前狀態(tài)時(shí)以默認(rèn)值復(fù)位使能信號(hào)。FC-FS協(xié)議中定義了R_T_TOV（事件超時(shí)）和E_D_TOV（錯(cuò)誤檢測超時(shí)）兩種超時(shí)時(shí)間，如果沒有在規(guī)定的時(shí)間內(nèi)進(jìn)行響應(yīng)，將分別執(zhí)行相應(yīng)的原語序列協(xié)議。

3.4 FC收發(fā)通道模塊設(shè)計(jì)

FC收發(fā)通道模塊是光纖通道能夠?qū)崿F(xiàn)高速傳輸?shù)年P(guān)鍵，它主要由MGT（Multi-Gigabit Transceiver，千兆位收發(fā)器）完成。MGT是速率可達(dá)1.0625 Gb/s或2.125 Gb/s的串行接口，可接受發(fā)送差分?jǐn)?shù)據(jù)電信號(hào)，并可進(jìn)行編解碼以及并串/串并轉(zhuǎn)換，配置靈活，可與FPGA的可編程邏輯高度集成［5-6］。

本文主要采用Xilinx公司Virtex-5系列FPGA內(nèi)嵌Rocket I/O模塊進(jìn)行設(shè)計(jì)實(shí)現(xiàn)，節(jié)省了專用芯片，其收發(fā)過程如圖7所示。

圖7 FC收發(fā)通道模塊

在接收數(shù)據(jù)過程中，MGT將從SFP接收到的電信號(hào)中提取比特流并進(jìn)行串并轉(zhuǎn)換、8B/10B解碼后，得到20位寬并行數(shù)據(jù)提交給幀接收模塊進(jìn)行處理；在發(fā)送數(shù)據(jù)過程中，幀發(fā)送模塊將要發(fā)送的20位寬并行數(shù)據(jù)發(fā)送給MGT，進(jìn)行8B/10B編碼、并串轉(zhuǎn)換后，將串行電信號(hào)提交給SFP。

在XILINX ISE Design Suit 13.2 EDA開發(fā)環(huán)境下，利用Core Generator生成Rocket IO核GTP。在配置硬核參數(shù)過程中，設(shè)置目標(biāo)傳輸速率為2.125Gb/s，參考時(shí)鐘頻率設(shè)置為106.25 MHz，使用8B/10B編解碼方式設(shè)置其字對(duì)齊標(biāo)志Comma值為K28.5。由于GTP對(duì)參考時(shí)鐘有很高的精度要求，因此，設(shè)計(jì)中沒有使用鎖相環(huán)，直接使用晶振提供參考時(shí)鐘。

4 測試與驗(yàn)證

本文通過華力創(chuàng)通公司提供的板級(jí)測試平臺(tái)來驗(yàn)證芯片功能和性能是否達(dá)到設(shè)計(jì)要求，主要對(duì)協(xié)議芯片的數(shù)據(jù)傳輸速率與功耗進(jìn)行測試，測試平臺(tái)控制模塊可以實(shí)現(xiàn)對(duì)協(xié)議芯片的時(shí)序與參數(shù)控制。

4.1數(shù)據(jù)傳輸速率測試

在芯片的數(shù)據(jù)傳輸速率測試中，采用華力創(chuàng)通公司的HWA-FC協(xié)議分析儀進(jìn)行測試。將分析儀的采樣頻率設(shè)置為800 MHz，將分析儀的數(shù)據(jù)采集針與芯片接收端的16位數(shù)據(jù)總線與時(shí)鐘相連（光纖通道一個(gè)傳輸字為32位，先發(fā)送低16位，再發(fā)送高16位），分析儀設(shè)置一個(gè)16位的數(shù)據(jù)觸發(fā)信號(hào)，通過分析儀采集到如圖8所示的芯片接收數(shù)據(jù)過程，其中，傳輸8個(gè)16位數(shù)據(jù)大約經(jīng)歷76.98 ns，考慮數(shù)據(jù)經(jīng)過8B/10B編解碼過程，可以得到芯片中數(shù)據(jù)實(shí)際傳輸速率為：

所測得的數(shù)據(jù)傳輸速率與理論值2.125 Gb/s相差大約2.21%，可能是由于分析儀進(jìn)行數(shù)據(jù)采集時(shí)存在時(shí)鐘偏差，以及在數(shù)據(jù)傳輸過程存在誤差。經(jīng)過驗(yàn)證，芯片傳輸速率基本滿足設(shè)計(jì)要求。

圖8 數(shù)據(jù)傳輸速率測試

4.2 功耗測試

FC協(xié)議芯片需要有兩路電壓供電，包括向芯片PAD供電（供電電壓為3.3 V）和向芯片的內(nèi)核邏輯供電（供電電壓為1.5 V），在芯片內(nèi)部所有功能模塊使能的條件下，通過對(duì)協(xié)議芯片進(jìn)行8次電流測試，測試所得給PAD供電電流平均值約為101.82 mA，給芯片內(nèi)核邏輯供電電流平均值約為112.03 mA，故可得芯片總功耗約為：

測試所得芯片功耗滿足協(xié)議芯片低功耗要求。

5 結(jié)論

本文主要在對(duì)光纖通道協(xié)議深入研究的基礎(chǔ)上提出了一種基于FPGA的FC終端協(xié)議處理芯片的設(shè)計(jì)方法，并給出功能模塊的詳細(xì)設(shè)計(jì)方案，經(jīng)實(shí)驗(yàn)驗(yàn)證滿足高速低功耗的性能要求，達(dá)到預(yù)期設(shè)計(jì)目標(biāo)，能夠滿足快速開發(fā)FC接口板的設(shè)計(jì)要求，對(duì)航空電子光纖通道網(wǎng)絡(luò)的研究與應(yīng)用具有一定的推進(jìn)作用。

［1］支超有.機(jī)載數(shù)據(jù)總線技術(shù)及其應(yīng)用［M］.北京：國防工業(yè)出版社，2009.

［2］INCITS.T11/08-013vl.Fibre Channel-Avionics Environment-Anonymous Subscriber Messaging（ASM）/Ammendment 1 ［S］.Washington：international Committee for Information Technology Standards，2008.

［3］張志，翟正軍，李想.航空電子光纖網(wǎng)絡(luò)通道協(xié)議分析與接口卡設(shè)計(jì)［J］.測控技術(shù)，2010，29（2）：99-101.

［4］蔡昭權(quán)，秦磊華.光纖通道流量控制協(xié)議性能分析與應(yīng)用［J］.通信技術(shù)，2008，41（5）：21-23.

［5］李攀，田澤，蔡葉芳，等.基于FPGA的雙通道FC數(shù)據(jù)采集卡設(shè)計(jì)［J］.計(jì)算機(jī)技術(shù)與發(fā)展，2013，23（7）：179-182.

［6］劉東華.Xilinx系列FPGA芯片IP核詳解［M］.北京：電子工業(yè)出版社，2013.

Design and Implementation of FC Protocol Process Chip Based on FPGA

LIU Da，WANG Yong，LI Bing-qian，CHU Wen-kui
（School of Aerospace Engineering，Air Force Engineering University，Xi’an 710038，China）

To meet the new generation avionics system for the practical application of the Fibre Channel network and achieve the rapid development of FC interface card，based on the in-depth study of the Fibre Channel protocols，a design of the FC protocol process chip based on FPGA is proposed.The functional structure of the chip is researched and analysed.Adopted to the modular design method，the FC frame transceiver module，buffer flow control module，port state machine and FC transceiver channel module are designed in detail.The functional testing shows that the chip can meet the design requirements of high speed and low power consumption，which has a certain reference and promoting effect on the research and application of Fibre Channel network in the avionics system.

fibre channel，protocol chip，F(xiàn)PGA，test

TP302

A

10.3969/j.issn.1002-0640.2017.07.027

1002-0640（2017）07-0124-05

2016-05-12

2016-06-26

中航工業(yè)集團(tuán)預(yù)研基金資助項(xiàng)目（619010601）

劉 達(dá)（1992- ），男，山東淄博人，碩士研究生。研究方向：航電計(jì)算機(jī)與網(wǎng)絡(luò)。