24 GHz CMOS功率放大器芯片設(shè)計(jì)

彭 娜，謝蓉芳，陳 珂，吳風(fēng)松，葉 松

(成都信息工程大學(xué) 通信工程學(xué)院，四川 成都 610225)

?

24 GHz CMOS功率放大器芯片設(shè)計(jì)

彭 娜，謝蓉芳，陳 珂，吳風(fēng)松，葉 松

(成都信息工程大學(xué) 通信工程學(xué)院，四川 成都 610225)

24 GHz頻段在車載雷達(dá)和無人機(jī)方面應(yīng)用廣泛，但面臨著提高集成度、降低成本的挑戰(zhàn)，而CMOS毫米波芯片因其成本低和易于系統(tǒng)集成的優(yōu)點(diǎn)，在毫米波通信系統(tǒng)的應(yīng)用中占據(jù)著越來越重要的地位。因此提出一種基于CMOS工藝的24 GHz功率放大器芯片的設(shè)計(jì)方法，包括24 GHz 功放芯片的應(yīng)用，以及有源器件的版圖對(duì)其特征的影響及設(shè)計(jì)，給出了CMOS毫米波無源器件的特征及建模設(shè)計(jì)，最后對(duì)無源與有源器件進(jìn)行了聯(lián)合仿真，得到一個(gè)PAE為17%、Pout為10.7 dBm的單級(jí)24 GHz功率放大器芯片。

毫米波集成電路；功率放大器；CMOS；雷達(dá)

0 引言

24 GHz頻段是車載雷達(dá)和無人機(jī)應(yīng)用的主流頻段。當(dāng)前，毫米波雷達(dá)系統(tǒng)以其抗物理環(huán)境依賴性的優(yōu)勢在主流汽車產(chǎn)業(yè)應(yīng)用廣泛，但多采用國外毫米波雷達(dá)傳感器，雷達(dá)產(chǎn)業(yè)被國外廠商控制著。國內(nèi)來看，國內(nèi)還沒納入整個(gè)全球雷達(dá)統(tǒng)計(jì)的范疇，但這兩年起步較快，各雷達(dá)廠商數(shù)量不會(huì)低于20家，對(duì)自主可控的研究迫在眉睫[1]。

功放是毫米波雷達(dá)系統(tǒng)射頻部分的重要器件，其性能對(duì)整個(gè)雷達(dá)系統(tǒng)起著關(guān)鍵作用，現(xiàn)階段的毫米波雷達(dá)系統(tǒng)的射頻部分大多使用化合物工藝如GaAs、SiGe來達(dá)到較好的性能，但是集成度不高，而CMOS工藝是提高系統(tǒng)集成度的最佳選擇。隨著深亞微米和納米CMOS工藝的成熟,設(shè)計(jì)和實(shí)現(xiàn)低成本的毫米波CMOS集成電路已成為可能[2]，CMOS工藝線長度不斷減少，從0.25 μm、0.18 μm，到40 nm、28 nm以及到被極為看好的16 nm。使得工藝的截止頻率Ft能達(dá)到數(shù)百GHz，為毫米波電路設(shè)計(jì)提供極為良好的設(shè)計(jì)基礎(chǔ)。本芯片設(shè)計(jì)采用某工藝廠商40 nm Low Power CMOS 工藝實(shí)現(xiàn)， CMOS 工藝除了相較于SiGe等工藝的低成本及整系統(tǒng)集成(full system integration)等優(yōu)勢外還有相對(duì)穩(wěn)定的技術(shù)支持，從而受到業(yè)界的歡迎，在CMOS毫米波芯片技術(shù)領(lǐng)域，國內(nèi)的研究相比國外處于相對(duì)落后的階段[3]。因?yàn)镃MOS工藝有著襯底損耗大，輸出功率低的缺點(diǎn)，對(duì)毫米波電路設(shè)計(jì)提出了巨大的挑戰(zhàn)，主要體現(xiàn)在需要采用全電路三維電磁場仿真，對(duì)電感及信號(hào)連線進(jìn)行電磁場仿真，根據(jù)電路的特點(diǎn)優(yōu)化版圖的結(jié)構(gòu)，從而減少損耗提高電路效率，結(jié)合Cadence進(jìn)行聯(lián)合仿真[4]。

1 功率放大器的基本結(jié)構(gòu)

功率放大器基本的結(jié)構(gòu)有共源結(jié)構(gòu)、共源共柵和差分結(jié)構(gòu)3種，如圖1所示。

圖1 功率放大器的基本結(jié)構(gòu)

共源結(jié)構(gòu)的噪聲性能較優(yōu)，并且在功放電路中有較低的電壓供電、較高的效率和較好的線性度。相對(duì)于共源結(jié)構(gòu)，共源共柵結(jié)構(gòu)可以很好地隔離輸入與輸出信號(hào)，能夠提高電路的增益，提高穩(wěn)定性，對(duì)匹配的設(shè)計(jì)也有一定的幫助[5-6]。 差分工作的電路有更強(qiáng)的環(huán)境噪聲抗干擾能力，提高可得到的最大輸出電壓擺幅，擁有更高的線性度，差分電路的眾多優(yōu)點(diǎn)使其廣泛用于放大器特別是功率放大器的設(shè)計(jì)，電路設(shè)計(jì)使用共源結(jié)構(gòu)來得到更高的效率和線性度。

2 24 GHz CMOS有源器件版圖設(shè)計(jì)

因?yàn)镃MOS 工藝晶體管較低的截止頻率Ft限制了其所能達(dá)到的最大增益，比如在24 GHz 頻率處，40 nm CMOS工藝中晶體管的最大增益(Gmax)僅僅只有 15 dB 左右，如何改進(jìn)電路結(jié)構(gòu)以提高晶體管在毫米波頻段的增益是 CMOS 功率放大器設(shè)計(jì)的又一挑戰(zhàn)[5]。毫米波電路由于高工作頻率，有源器件的Ft和Fmax對(duì)電路性能的影響很大，有源器件的版圖結(jié)構(gòu)，包括有源器件本身的版圖，即柵指數(shù)目、柵指寬度的選擇及引出連接線的結(jié)構(gòu)，有源與無源之間的互連線必須當(dāng)作傳輸線來考慮[5]。確定好柵指數(shù)目和寬度，對(duì)于固定的偏置電流，F(xiàn)t是固定的，F(xiàn)max會(huì)隨著柵指寬度變化，采用多柵指數(shù)，小柵指寬度能提高Fmax。柵漏電容和柵極電阻對(duì)Fmax的影響最大，在優(yōu)化連接線時(shí)應(yīng)最大限度地減少這兩個(gè)值，源極電阻和柵漏寄生電容的優(yōu)化，提升MSG(最大穩(wěn)定增益)[7-8]。本設(shè)計(jì)有源器件的版圖如圖2所示，有源器件柵極與M3連接，從M3打孔到TM1引出，采用過孔的結(jié)構(gòu)目的是減少寄生電阻。源極需要通過較大電流，則需要足夠的金屬寬度來承載電流，可根據(jù)具體電路來確定金屬厚度，源極用M4、M2和M1連接到地，繞有源器件一周，這樣做既有足夠的金屬寬度及厚度通過電流又能減少非對(duì)稱。漏極從M2往上層金屬打孔到M8引出，用TM1連接然后打孔到頂層金屬M(fèi)TT2，增加金屬厚度能減少寄生電阻，通過較大電流，且有利于無源器件的連接。

為了能得到更好的性能，在高級(jí)設(shè)計(jì)系統(tǒng)(Advanced Design System，ADS)仿真工具中通過Loadpull仿真和MAXGAIN仿真，考慮AM-AM和AM-PM的值，以及MOS管的FT和FMAX，多次仿真、修正MOS 管參數(shù)，有源器件模型參數(shù)選擇20*8為最佳，其偏置為Vd1.1 V、Vg0.75 V，單路功放在功率級(jí)輸入為 0 dBm功率時(shí)，最大輸出功率為12.5 dBm。

圖2 有源器件的版圖

3 CMOS毫米波無源器件及匹配網(wǎng)絡(luò)設(shè)計(jì)

CMOS工藝廠家工藝庫中的無源器件電感、電容適用于一定的頻率范圍，工作頻率在毫米波段的無源器件需要建模設(shè)計(jì)[9]，圖3為CMOS毫米波電路設(shè)計(jì)常用到的無源器件電感、電容、變壓器以及帶屏蔽層的差分傳輸線的結(jié)構(gòu)。電路中的電感、電容的選擇考慮到電容的Q值在高頻段變低的現(xiàn)象，一般以20 GHz為界，20 GHz 以上采用電感耦合。

圖3 CMOS毫米波無源器件

在毫米波頻段，連接線必須看成是分布系統(tǒng)即傳輸線。傳輸線能實(shí)現(xiàn)高精度小電感值的電感，并且其品質(zhì)因數(shù)能達(dá)到20左右，可以滿足阻抗匹配、扼流及諧振回路等要求[10]。毫米波電路常常大量使用傳輸線用于阻抗匹配及信號(hào)傳輸。通常，傳輸線的面積較大，相比于其他器件占用芯片更大的比重，會(huì)進(jìn)行彎曲處理，以減小芯片面積[11]。作為阻抗匹配和信號(hào)傳輸?shù)膫鬏斁€要盡可能短，寄生耦合效應(yīng)隨著工作頻率的提高而愈加顯著，合理布局顯得尤為重要，每一部分的無源器件都要經(jīng)過大量時(shí)間的電磁仿真優(yōu)化。

無源器件建模使用3D電磁仿真工具HFSS和Momentum仿真工具對(duì)比驗(yàn)證，其設(shè)計(jì)的方法是在這2種工具中，建立工藝的襯底及介質(zhì)等模型，用頂層金屬來設(shè)計(jì)源器件的結(jié)構(gòu)，通過改變這些無源器件的結(jié)構(gòu)，優(yōu)化得到所需要的指標(biāo)。本設(shè)計(jì)的扼流電感用頂層金屬來實(shí)現(xiàn)，結(jié)構(gòu)為八邊形，通過改變線寬和半徑來優(yōu)化其性能。LC匹配網(wǎng)絡(luò)，電感用螺旋結(jié)構(gòu)。

4 版圖設(shè)計(jì)及仿真

電路性能有源器件經(jīng)過優(yōu)化，同時(shí)無源器件在電磁仿真工具中經(jīng)過建模優(yōu)化，需要將有源和無源部分整合起來，才能得到整個(gè)電路的性能。無源部分經(jīng)過電磁仿真之后生成S參數(shù)，這個(gè)結(jié)果包含了整個(gè)無源部分的Z、Y參數(shù)[12]，將之導(dǎo)入到schematic中結(jié)合有源器件仿真，如圖4所示，有源與無源之間的互連線，在無源器件建模時(shí)考慮進(jìn)去，處理不好會(huì)導(dǎo)致頻率的偏移，偏置線用λ/4走線可以防止微波信號(hào)泄露。無源部分仿真優(yōu)化之后，將電磁仿真工具中優(yōu)化后的無源部分在Cadence Virtuoso layout中畫出來，PAD部分包括GSG PAD和供電PAD，由頂兩層金屬和AL構(gòu)成，測試時(shí)信號(hào)用探針從GSG PAD引入。圖4為24 GHz單級(jí)功放芯片的版圖，單級(jí)功放芯片的飽和輸出功率為10.7 dBm，功率附加效率PAE為17%，增益為9 dB，如圖5所示。

圖4 24 GHz功功率放大器芯片版

(a)小信號(hào)

(b)大信號(hào)圖5 電路的大小信號(hào)性能

5 結(jié)束語

詳細(xì)介紹了CMOS毫米波芯片設(shè)計(jì)的流程及版圖考慮，包括設(shè)計(jì)工藝的選擇依據(jù)，有源器件的版圖需要考慮的問題，無源器件的建模仿真和版圖考慮，最后介紹了無源器件和有源器件的整合仿真，以及基于整個(gè)流程設(shè)計(jì)的24 GHz單級(jí)功放芯片的設(shè)計(jì)以及其性能。毫米波電路設(shè)計(jì)的過程是不斷地優(yōu)化與權(quán)衡的過程，整個(gè)過程繁瑣復(fù)雜，需要反復(fù)調(diào)整多次，無源器件需要經(jīng)過不斷的電磁仿真優(yōu)化，直到電路達(dá)到最好的性能。

[1] 趙青暉. 毫米波雷達(dá)技術(shù)及應(yīng)用大解析(2016-12-12)[DB/OL]. http://www.leiphone.com/news/201612/owHDk93xVS9g1gUC.html.

[2] 夏立誠,王文騏,祝遠(yuǎn)淵.毫米波CMOS集成電路的現(xiàn)狀與趨勢[J].半導(dǎo)體技術(shù),2007,32(3):23-24.

[3] 陳波.基于CMOS工藝的毫米波發(fā)射機(jī)芯片設(shè)計(jì)[D].上海：華東師范大學(xué)，2016.

[4] 曹佳.基于CMOS工藝的微波毫米波集成電路關(guān)鍵技術(shù)研究[D].南京：東南大學(xué)，2014.

[5] 黃鵬.基于CMOS工藝的變壓器耦合毫米波功率放大器芯片設(shè)計(jì)[D].成都：電子科技大學(xué)，2014.

[6] 李智群.射頻集成電路與系統(tǒng)[M].北京:科學(xué)出版社,2008.

[7] Di Xianzhao,Patrick R.CMOS 60-GHz and E-band Power Amplifiers and Transm-itters [M].Switzerland: Springer,2015.

[8] Ali M N,Hossein H. mm-Wav-e Silicon Technology 60 GHz and Beyond[M].NEW YORK:Spinger Science + Business Me-dia,2008.

[9] 陳林輝.60 GHz CMOS發(fā)射機(jī)的設(shè)計(jì)與實(shí)現(xiàn)[D].南京：東南大學(xué)，2015.

[10]郭開喆.60 GHz CMOS 功率放大器設(shè)計(jì)[D].成都：電子科技大學(xué)，2013.

[11]黃映乾.基于CMOS技術(shù)的60 GHz毫米波功率源研究[D].杭州：浙江大學(xué)，2012.

[12]William R E. S-Parameter-Based IC Interconnect Transmission Line Characterizati-on[C]∥IEEE J. Transactions on Components,Hy-brids and Manufacturing Technology,1992:483-485.

Design of 24 GHz CMOS Power Amplifier Chip

PENG Na,XIE Rong-fang,CHEN Ke,WU Feng-song,YE Song

(College of Communication Engineering,Chengdu University of Information Technology,Chengdu Sichuan 610225,China)

24 GHz frequency band is widely used in vehicular radar and unmanned aerial vehicle(UAV),but it’s use at present faces the challenges of improving integration and lowering cost. The CMOS millimeter wave integrated circuit(IC) is becoming more and more important in the application of millimeter wave communication systems because of its merit of lower costs and high system integration. This paper presents a CMOS IC design of 24 GHz power amplifier,including the impact of layout design on the active device performance. The approach of the whole circuit simulation with dynamic link including passive and active devices is illustrated with an example design of 24 GHz power amplifier which achieves PAE of 17% and Pout of 10.7 dBm. This is the best performance in similar works.

millimeter wave integrated circuit; power amplifier; CMOS; radar

2017-05-09

彭 娜(1990—)，女，碩士研究生，主要研究方向：微波集成電路設(shè)計(jì)。葉 松 (1967—)， 男， 教授，主要研究方向：射頻微波集成電路設(shè)計(jì)。

10. 3969/j.issn. 1003-3114. 2017.05.18

彭娜，謝蓉芳，陳珂，等.24 GHz CMOS功率放大器芯片設(shè)計(jì)[J].無線電通信技術(shù),2017,43(5):82-85.

[PENG Na,XIE Rongfang,CHEN Ke,et al. Design of 24 GHz CMOS Power Amplifier Chip [J]. Radio Communications Technology,2017,43(5):82-85.]

TN454

A

1003-3114(2017)-05-82-4