高速視頻采集與拼接顯示系統(tǒng)設(shè)計(jì)

張偉

【摘 要】本文介紹了一種由嵌入式處理器S3C2440A、CMOS圖像傳感器OV7221、FIFO幀存儲(chǔ)器AL4V8M440和FPGA構(gòu)成的高速視頻采集與拼接顯示系統(tǒng)， 給出了系統(tǒng)的工作原理，以及軟、硬件的設(shè)計(jì)和實(shí)現(xiàn)方法。該系統(tǒng)視頻實(shí)時(shí)拼接速度可達(dá)30幀/秒，并通過LCD實(shí)時(shí)顯示兩路攝像頭拼接后的視頻信息，可以廣泛應(yīng)用于監(jiān)控、安防、識(shí)別等各個(gè)領(lǐng)域。

【關(guān)鍵詞】視頻采集；視頻拼接；高幀頻；OV7221；FIFO

Design of High-Speed Video Acquisition and Stitching System

ZHANG Wei

（The 41st Institute of China Electronics Technology Group Corporation， Bengbu Anhui 233006， China）

【Abstract】A high-speed video acquisition and stitching system composed of Embedded Processor S3C2440A、CMOS image sensor OV7221、FIFO frame memory AL4V8M440 and FPGA is presented. The systems working principle， and its circuit and programming method are also described. In this system， the video stitching speed is up to 30 f/s， and can achieve real-time display the stitching video of two cameras in LCD. The system can be applied to monitoring，security and protection，identification，etc.

【Key words】Video Acquisition； Video Stitching； High frame rate； OV7221； FIFO

0 引言

隨著數(shù)字視頻技術(shù)的快速發(fā)展以及人們安防意識(shí)不斷的增強(qiáng)，視頻采集與拼接處理技術(shù)在通信、廣播、監(jiān)控、消費(fèi)類電子和醫(yī)療等領(lǐng)域得到廣泛的應(yīng)用。目前成熟產(chǎn)品多采用基于PC機(jī)的圖像采集系統(tǒng)，這樣的采集系統(tǒng)成本高、攜帶性差、占用的資源多，很多場(chǎng)合應(yīng)用受到了限制。本文設(shè)計(jì)了一種嵌入式視頻采集與拼接顯示系統(tǒng)，該系統(tǒng)具有可靠性高、速度快、成本低、體積小、功耗低和環(huán)境適應(yīng)性強(qiáng)等優(yōu)點(diǎn)，具有很強(qiáng)的現(xiàn)實(shí)意義和廣泛的應(yīng)用前景。

1 系統(tǒng)總體設(shè)計(jì)

本設(shè)計(jì)是通過采用S3C2440A CPU為主控芯片，包括雙路OV7221圖像傳感器、FIFO、FPGA和LCD，可以實(shí)現(xiàn)視頻的采集、拼接和實(shí)時(shí)顯示等功能。首先以雙路OV7221圖像傳感器采集物體信息，采集數(shù)據(jù)被送至兩片大容量FIFO，通過FPGA控制FIFO的讀、寫和復(fù)位信號(hào)時(shí)序?qū)崿F(xiàn)雙路視頻數(shù)據(jù)的拼接，拼接后的視頻數(shù)據(jù)送至CPU的攝像頭接口轉(zhuǎn)換后通過LCD實(shí)時(shí)顯示視頻信息。系統(tǒng)總體設(shè)計(jì)如圖1所示。

2 硬件組成

2.1 主控芯片選擇

本系統(tǒng)采用三星公司的S3C2440A CPU為主控芯片， 它是一款基于ARM920T內(nèi)核的16/32位的RISC嵌入式微處理器，主要面向手持設(shè)備以及高性價(jià)比、低功耗的應(yīng)用，運(yùn)行頻率最高可達(dá)400MHz。同時(shí)還提供多種集成模塊和總線接口，包括內(nèi)存及LCD控制器，攝像頭、IIC總線、SPI總線、USB、SD等總線接口，能夠靈活地運(yùn)用到不同的領(lǐng)域中。本系統(tǒng)主要用到的是該CPU的攝像頭接口和LCD控制器。

2.2 視頻采集模塊

本系統(tǒng)采用OmniVision公司的CMOS圖像傳感器0V7221芯片采集視頻信息。這是一款高靈敏度的黑白圖像傳感器，靶面尺寸是1/4英寸，支持640×480的分辨率，輸出數(shù)據(jù)寬度是8bit，通過SCCB總線的控制，該芯片能夠以子采樣、窗口等方式輸出各種分辨率8位影像數(shù)據(jù)，VGA模式最高輸出速度可達(dá)30 f/s，用戶能夠自己完全控制圖像質(zhì)量、數(shù)據(jù)格式和傳輸方式，圖像處理功能過程包括伽瑪曲線、飽和度、白平衡、色度等都可以通過SCCB總線編程實(shí)現(xiàn)。

2.3 視頻拼接模塊

目前對(duì)于多路視頻拼接技術(shù)主要采取如下方案，分離一路視頻采集模塊的時(shí)鐘信號(hào)，對(duì)其它路視頻采集模塊進(jìn)行外同步，并使用專用的解碼芯片，以達(dá)到多路視頻信號(hào)的完全同步，視頻數(shù)據(jù)的隨意切換、拼接。存在的缺點(diǎn)是控制電路龐大、時(shí)序復(fù)雜。

本系統(tǒng)采用一種新的視頻拼接技術(shù)，采用2片大容量FIFO幀存儲(chǔ)器，接收視頻數(shù)據(jù)流。每片F(xiàn)IFO分別緩存2幀數(shù)據(jù)，在FPGA產(chǎn)生的讀寫控制信號(hào)控制下，兩路視頻交替輸出，構(gòu)成一幅完整的拼接視頻，如圖2所示。與現(xiàn)有技術(shù)相比具有幀速率高、圖像穩(wěn)定、無縫拼接的優(yōu)點(diǎn)。

X/Y向CMOS圖像傳感器在FPGA提供CLK的驅(qū)動(dòng)下，分別產(chǎn)生各自的像素時(shí)鐘信號(hào)（PCLK）、行同步信號(hào)（HREF）、場(chǎng)同步信號(hào)（VSYNC）及8bits的視頻數(shù)據(jù)輸出，F(xiàn)PGA主要完成根據(jù)顯示的不同需求（垂直/水平雙顯）對(duì)FIFO相關(guān)的讀寫控制信號(hào)進(jìn)行相應(yīng)的控制。

兩組緩存器在FPGA輸出控制信號(hào)的作用下，分別存儲(chǔ)一路壓縮的CMOS視頻數(shù)據(jù)，且一幀視頻數(shù)據(jù)只占據(jù)緩存的一半空間，數(shù)據(jù)的輸出和存儲(chǔ)作乒乓切換，以使視頻顯示流暢。在數(shù)據(jù)存儲(chǔ)的同時(shí)將兩個(gè)壓縮的數(shù)據(jù)拼接成完整的一幀視頻輸出，同時(shí)輸出行、場(chǎng)同步信號(hào)，乒乓切換過程如圖3所示。

2.4 視頻顯示和VGA接口模塊

本系統(tǒng)液晶屏尺寸是5.7英寸，型號(hào)為友達(dá)公司的G057VN01，分辨率為640×480，數(shù)據(jù)信號(hào)格式為RGB565，時(shí)鐘信號(hào)包括VFRAME、VLINE、VCLK，數(shù)據(jù)使能信號(hào)DE，通過數(shù)字電位器調(diào)節(jié)LCD亮度。

本系統(tǒng)使用Chrontel公司的CH7005 作為VGA接口視頻轉(zhuǎn)換芯片。CH7005是一款高性能的模擬視頻編碼芯片， 內(nèi)部集成了存儲(chǔ)器、PLL、DAC、濾波器、PAL/NTSC 編碼器等部件。對(duì)CH7005 芯片的控制， 則通過I2C 總線來完成，芯片工作時(shí)CPU的LCD 控制器向CH7005發(fā)送像素時(shí)鐘信號(hào)， CH7005 將根據(jù)像素時(shí)鐘采樣數(shù)據(jù)線。同時(shí)， LCD 控制器送出行、場(chǎng)同步信號(hào)， 以實(shí)現(xiàn)視頻同步。LCD和VGA接口模塊原理圖如圖4所示。

2.5 電源電路

系統(tǒng)供電電源為12 V，VGA供電為5V，通過LTC1624進(jìn)行必要的電源轉(zhuǎn)換產(chǎn)生5V電源，CPU和FIFO、液晶供電電源都為3.3 V，CPU內(nèi)核和FPGA內(nèi)核需要1.2V，通過線性穩(wěn)壓芯片將5V變換產(chǎn)生3.3V和1.2V兩路電源。系統(tǒng)電源電路原理圖如圖5所示。

3 軟件總體設(shè)計(jì)

采用μC/OS-II操作系統(tǒng)，通過C語言編程實(shí)現(xiàn)達(dá)對(duì)CPU及其他電路模塊的控制，包括LCD顯示初始化、攝像頭和VGA接口配置、FPGA加載等，利用按鍵選擇左右拼接顯示和上下拼接顯示功能。軟件實(shí)現(xiàn)功能流程如圖6所示。

4 結(jié)語

本文介紹了基于S3C2440A CPU視頻采集與拼接顯示系統(tǒng)設(shè)計(jì)方案，經(jīng)過調(diào)試可以在LCD上清晰觀察到捕捉的圖像，同時(shí)可通過VGA外接電視同步顯示。本文的創(chuàng)新點(diǎn)在于：該系統(tǒng)有效地結(jié)合了S3C2440A CPU低成本、高性能的優(yōu)點(diǎn)，極大地降低了成本，同時(shí)可可通過VGA同步顯示視頻信息，非常適合監(jiān)控、安防、醫(yī)療、識(shí)別等領(lǐng)域使用，具有廣闊的市場(chǎng)前景。

【參考文獻(xiàn)】

[1]Samsung Electronics.S3C2440A 32-bit CMOS microprocessor users manual[Z].2004.

[2]OmniVision Technologies， Inc. Datasheet of OV7720/OV7221[Z].www.omnivison.com.

[3]金峰.基于FPGA的多路視頻拼接系統(tǒng)設(shè)計(jì)[D].浙江工業(yè)大學(xué)碩士論文，2015.

[4]田澤.ARM9嵌入式開發(fā)實(shí)驗(yàn)與實(shí)踐[M].北京：北京航空航天大學(xué)出版社，2006.

[5]宣林，胡晨.一種嵌入式平臺(tái)上模擬視頻模塊的設(shè)計(jì)與實(shí)現(xiàn)[J].電子器件，2006，29（2）：447-450.

[責(zé)任編輯：朱麗娜]