基于S5PV210的LCD轉(zhuǎn)VGA技術(shù)研究

馮莉

摘 要 以VGA接口時(shí)序?yàn)闃?biāo)準(zhǔn)，采用ARM芯片S5PV210為CPU，通過D/A 芯片 SDA7123的信號(hào)轉(zhuǎn)換，實(shí)現(xiàn)了嵌入式系統(tǒng)領(lǐng)域LVDS轉(zhuǎn)VGA的方案設(shè)計(jì)。系統(tǒng)的實(shí)現(xiàn)，一方面通過配置S5PV210芯片的LCD控制器，使得LVDS接口產(chǎn)生數(shù)字信號(hào)，另一方面通過 D/A 芯片SDA7123將數(shù)字信號(hào)轉(zhuǎn)化為模擬信號(hào)，實(shí)現(xiàn)了VGA接口終端的正常視頻顯示。經(jīng)驗(yàn)證，該方案對(duì)于800×600、1024×768等不同分辨率的視頻信號(hào)，顯示效果良好，并具有占用系統(tǒng)資源少，效率高，可靠性好的優(yōu)點(diǎn)，適合在嵌入式應(yīng)用領(lǐng)域廣泛采用。

關(guān)鍵詞 VGA；S5PV210；時(shí)序；視頻D/A；LCD控制器；SDA7123

中圖分類號(hào) TP3 文獻(xiàn)標(biāo)識(shí)碼 A 文章編號(hào) 1674-6708（2017）188-0078-04

目前許多嵌入式微處理器都集成了LCD控制器，如Samsung公司的S5PV210、S3C6410及Atmel公司的ATSAMA5D3系列處理器等。雖然可以方便的接大屏幕的LCD顯示屏，但LCD顯示屏價(jià)格昂貴。而PC端的液晶顯示器，在日常生活中普遍存在，如果能夠合理利用此資源來(lái)作為顯示終端，不僅可以合理利用現(xiàn)有資源、節(jié)約系統(tǒng)成本而且體積小巧，便于攜帶。普通計(jì)算機(jī)的液晶顯示器大都采用VGA接口作為標(biāo)準(zhǔn)信號(hào)輸入接口，因此，本方案采用LVDS轉(zhuǎn)VGA的方案設(shè)計(jì)來(lái)滿足此要求。本方案通過分析VGA顯示時(shí)序和LCD顯示時(shí)序之間的關(guān)系，找到了問題的突破口，同時(shí)驗(yàn)證了方案的可行性。

1 VGA 接口

VGA（Video Graphics Array）視頻圖形陣列是IBM于1987年提出的一個(gè)使用模擬信號(hào)的顯示標(biāo)準(zhǔn)。VGA接口共有15針，分成3排，每排5個(gè)孔，如圖1所示。

VGA接口信號(hào)為模擬信號(hào)，它傳輸?shù)闹饕盘?hào)分為紅、綠、藍(lán)模擬信號(hào)以及行同步信號(hào)和場(chǎng)同步信號(hào)。其引腳定義如表 1所示。

2 VGA時(shí)序與LCD時(shí)序分析

VGA的時(shí)序分為行時(shí)序和場(chǎng)時(shí)序。行時(shí)序如圖2所示。

主要包括行總寬度、行消隱后肩（HBPD+1）、行消隱前肩（HFPD+1）、行同步脈沖（HSPW+1）、行顯示時(shí)序段（HOZVAL+1），它們之間的關(guān)系為：

行總寬度 = （HBVD+1） + （HFPD+1） + （HSPW+1） + （HOZVAL+1）

行時(shí)序各部分的作用如下：

HBPD：確定行同步信號(hào)和行數(shù)據(jù)傳輸前的一段延時(shí)，描述行數(shù)據(jù)傳輸前延遲時(shí)間內(nèi)VCLK脈沖個(gè)數(shù)；

HFPD：確定行數(shù)據(jù)傳輸完成后到下一行同步信號(hào)到來(lái)的一段延遲時(shí)間，描述行數(shù)據(jù)傳輸后延遲時(shí)間內(nèi)VCLK脈沖個(gè)數(shù)；

HSPW：確定行同步時(shí)鐘脈沖寬度，描述行同步脈沖寬度時(shí)間內(nèi)VCLK脈沖個(gè)數(shù)；

HOZVAL：確定顯示的水平方向尺寸。

場(chǎng)時(shí)序如圖3所示。

主要包括場(chǎng)總寬度、場(chǎng)消隱后肩（VBPD+1）、場(chǎng)消隱前肩（VFPD+1）、場(chǎng)同步脈沖（VSPW+1）、場(chǎng)顯示時(shí)序段（LIINEVAL+1），它們之間的關(guān)系為：

場(chǎng)總寬度 = （VBVD+1） + （VFPD+1） + （VSPW+1） + （LIINEVAL+1）

列時(shí)序各部分的作用如下：

VBPD：確定幀同步信號(hào)和幀數(shù)據(jù)傳輸前的一段延時(shí)，是幀數(shù)據(jù)傳輸前延遲時(shí)間和行同步時(shí)鐘間隔寬度的比值；

VFPD：確定幀數(shù)據(jù)傳輸完成后到下一幀同步信號(hào)到來(lái)的一段延時(shí)，是幀數(shù)據(jù)傳輸后延遲時(shí)間和行同步時(shí)鐘間隔寬度的比值；

VSPW：確定幀同步時(shí)鐘脈沖寬度，是幀同步信號(hào)時(shí)鐘寬度和行同步時(shí)鐘間隔寬度的比值；

LINEVAL：確定顯示的垂直方向尺寸。

典型的LCD時(shí)序圖如圖4所示，通過與VGA時(shí)序進(jìn)行比較，可以發(fā)現(xiàn)LCD掃描時(shí)序和VGA時(shí)序很相似，這就為通過LCD控制器產(chǎn)生VGA所需時(shí)序信號(hào)提供了可能性，同時(shí)也為L(zhǎng)VDS轉(zhuǎn)VGA技術(shù)提供了理論依據(jù)。

要實(shí)現(xiàn)這種可能性，需要解決的問題主要有：

由于VGA接口的同步信號(hào)都是高電平有效而S5PV210的LCD接口同步信號(hào)是低電平有效，因此要解決兩者的電平轉(zhuǎn)換問題。

由于VGA接口的紅綠藍(lán)通道都為模擬量，而S5PV210的LCD控制器輸出為RGB數(shù)字信號(hào)，為了解決信號(hào)不匹配的問題，必須通過D/A轉(zhuǎn)換，將數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)。

針對(duì)轉(zhuǎn)換需求，本設(shè)計(jì)采用DS90CF364A芯片和D/A芯片SDA7123來(lái)解決此問題。

3 DS90CF364A和SDA7123芯片簡(jiǎn)介

DS90CF364A接收器可將4路LVDS數(shù)據(jù)流轉(zhuǎn)換成并行的28位CMOS/TTL數(shù)據(jù)（24位RGB和4位Hsync、Vsync、DE及CNTL）。另外，DS90CF364A也可實(shí)現(xiàn)將3路LVDS數(shù)據(jù)流轉(zhuǎn)換成并行的21位CMOS/TTL數(shù)據(jù)（18位RGB和3位Hsync、Vsync及DE）。這兩種接收器的輸出都采用下降沿選通。一個(gè)上升沿或下降沿選通發(fā)送器（DS90C383A/DS90C363A）可以和一個(gè)下降沿選通接收器在無(wú)任何傳輸邏輯的情況下互操作。

相比上一代產(chǎn)品，DS90CF364A的輸出提供了一個(gè)更寬的數(shù)據(jù)有效時(shí)間，其結(jié)構(gòu)框圖如圖5所示。

SDA7123是三路10位視頻D/A轉(zhuǎn)換器，分別完成R（紅）、G（綠）、B（藍(lán)）信號(hào)轉(zhuǎn)換，電流型輸出，綠通道可帶同步信號(hào)輸出。它的數(shù)據(jù)更新頻率MSPS為140MHZ，SDA7123內(nèi)帶1.23V基準(zhǔn)，工作溫度范圍寬（-40℃～+85℃）。適用于數(shù)字視頻系統(tǒng)、圖像處理、儀器、高精度顯示器、視頻信號(hào)重建等系統(tǒng)中，可與ADV7123替換使用。

其原理框圖如圖6所示。

SDA7123有三路獨(dú)立的10位輸入端口，可以在單電源5V下工作，也可以在單電源3.3V下工作。此外，SDA7123還有附加的兩個(gè)視頻控制信號(hào)：復(fù)合（同步信號(hào)）及（黑電平）。

4 LVDS轉(zhuǎn)VGA接口電路設(shè)計(jì)

為了實(shí)現(xiàn)LVDS到VGA的轉(zhuǎn)換，整體的硬件接口電路設(shè)計(jì)方法如下：

通過DS90CF364A芯片實(shí)現(xiàn)3路LVDS數(shù)據(jù)流到并行21位CMOS/TTL數(shù)據(jù)的轉(zhuǎn)換；

DS90CF364A芯片轉(zhuǎn)換后的21位CMOS/TTL數(shù)據(jù)中有18位屬于RGB數(shù)據(jù)，將此18位數(shù)據(jù)作為SDA7123芯片的輸入，最終完成LVDS到VGA接口的D/A轉(zhuǎn)換設(shè)計(jì)。

該轉(zhuǎn)換模塊的結(jié)構(gòu)框圖如圖7所示。

5 S5PV210芯片LCD相應(yīng)控制寄存器設(shè)置

VGA輸出支持多種分辨率顯示模式，不同的分辨率顯示模式對(duì)應(yīng)的時(shí)序參數(shù)是不同的。因此，首先需要選定一個(gè)輸出分辨率；其次就是配置相應(yīng)的LCD控制器，以產(chǎn)生對(duì)應(yīng)的時(shí)序參數(shù)。本方案采用PC作為顯示輸出端，多數(shù)廠商的PC顯示器默認(rèn)都支持分辨率VESA標(biāo)準(zhǔn)，因此本方案可以根據(jù)此標(biāo)準(zhǔn)來(lái)設(shè)置相應(yīng)的LCD控制器參數(shù)，使得產(chǎn)生的VGA輸出可以在大多數(shù)品牌廠商生產(chǎn)的PC端正常顯示。

由于分辨率800×600、刷新頻率為60Hz的VGA顯示輸出在一些品牌PC端并不能得到很好的支持，因此本方案選擇分辨率1024×768、刷新頻率為75Hz、16位彩色的VGA顯示模式作為案例，來(lái)詳細(xì)分析LCD相應(yīng)控制寄存器的設(shè)置步驟。根據(jù)VESA標(biāo)準(zhǔn)，可以獲得1024×768@75Hz下，行時(shí)序和場(chǎng)時(shí)序各部分的取值范圍，其取值范圍如表2所示。

下面根據(jù)表2的取值范圍，來(lái)設(shè)置LCD相應(yīng)的控制寄存器。首先聲明，本案例的Src_clk （Frequency of Clock source）值為166 750 000Hz，因此，以下各個(gè)控制寄存器的取值都是在此基礎(chǔ)上進(jìn)行設(shè)置的。

VIDCON0寄存器。

CLKVAL_F：確定VCLK和CLKVAL[7：0]之間的比率。當(dāng)CLKVAL>=1時(shí)，VCLK=HCLK/（CLKVAL+1）。

本方案的HCLK=166.75MHz，VCLK=Pixel Clock=78.75MHz，因此CLKVAL需設(shè)置為1。

L1_DATA16：選擇間接i80接口（LDI1）數(shù)據(jù)輸出格式模式，本設(shè)計(jì)采用的是16bpp模式，因此設(shè)置L1_DATA16=000.

L0_DATA16：選擇間接i80接口（LDI0）數(shù)據(jù)輸出格式模式，設(shè)置L0_DATA16=000，選擇16位模式。

VIDTCON0寄存器。

VBPD：參考表2的數(shù)據(jù)可知，VBPD=（V Back Porch）/（Hor Total Time）=0.466ms/16.660us≈28；

VFPD：參考表2的數(shù)據(jù)可知，VBPD=（V Front Porch）/（Hor Total Time）=0.017ms/16.660us≈1；

VSPW：參考表2的數(shù)據(jù)可知，VSPW=（Ver Sync Time）/（Hor Total Time）=0.05ms/16.660us≈3；

VIDTCON1寄存器。

HBPD：由于VCLK=Pixel Clock=78.75MHz=12.6984ns，因此，參考表2的數(shù)據(jù)可知，HBPD=（H Back Porch）/（Pixel Clock）=2.235us/12.6984ns≈176；

HFPD：與上面類似，HFPD=（H Front Porch）/（Pixel Clock）=0.203us/12.6984ns≈16；

HSPW：與上面類似，HSPW=（Hor Sync Time）/（Pixel Clock）=1.219us/12.6984ns≈96；

VIDTCON2寄存器。

LINEVAL：由于本方案采用的是1024×768的分辨率，因此，LINEVAL=（Horizontal display size）-1=1023；

HOZVAL：HOZVAL=（Vertical display size）-1=767。

WINCON0寄存器。

BPPMODE_F：本方案采用的是16bpp（R：5-G：6-B：5）顯示模式，因此，BPPMODE=5。

通過以上設(shè)計(jì)，就可以實(shí)現(xiàn)LVDS轉(zhuǎn)VGA的信號(hào)輸出。本方案的硬件電路采用透?jìng)髂Ｊ?，因此，只需設(shè)置好LCD控制器的相應(yīng)寄存器，即可通過SDA7123的D/A轉(zhuǎn)換，實(shí)現(xiàn)將視頻或圖片信息輸出到VGA顯示屏上。

6 測(cè)試

通過本方案設(shè)計(jì)的硬件電路，將S5PV210的LVDS接口和顯示器的VGA接口連接起來(lái)，配置好相應(yīng)的LCD控制寄存器，即可實(shí)現(xiàn)正常的視頻或圖片輸出。顯示圖像如圖8所示。

7 結(jié)論

本文提出了一種采用S5PV210的LCD控制器來(lái)實(shí)現(xiàn)VGA顯示的方法。通過分析比較LCD接口時(shí)序與VGA接口時(shí)序的相同點(diǎn)，論證了LVDS轉(zhuǎn)VGA接口的可行性。本設(shè)計(jì)通過配置LCD控制寄存器產(chǎn)生LVDS數(shù)字信號(hào)，然后通過DS90CF364A芯片將LVDS數(shù)字信號(hào)轉(zhuǎn)換成TTL信號(hào)，最終通過視頻D/A芯片SDA7123將TTL信號(hào)轉(zhuǎn)換成VGA接口所需的模擬信號(hào)。實(shí)驗(yàn)結(jié)果表明，圖像通過LVDS-VGA轉(zhuǎn)換電路，在VGA接口的顯示屏上，顯示圖像良好，可以滿足廣大普通用戶的需求。該設(shè)計(jì)方案不僅成本低廉而且設(shè)置簡(jiǎn)單，適合有此需求的工程廣泛采用。

參考文獻(xiàn)

[1]韋東山.嵌入式Linux應(yīng)用開發(fā)完全手冊(cè)[M].北京：人民郵電出版社，2009：197-210.

[2]宋寶華.Linux設(shè)備驅(qū)動(dòng)開發(fā)詳解[M].2版.北京：人民郵電出版社，2014：440-443.

[3]王國(guó)裕，尹偉，張紅升.嵌入式系統(tǒng)VGA顯示驅(qū)動(dòng)實(shí)現(xiàn)[J].電子世界，2014（10）：454-455.

[4]方鵬，張紅雨.基于ARM處理器S3C2440的VGA顯示技術(shù)[J].電子設(shè)計(jì)工程，2011，19（11）：174-176.