可擴展性雷達多波形系統(tǒng)設(shè)計與實現(xiàn)

王麗

（中國空空導(dǎo)彈研究院，河南洛陽 471009）

可擴展性雷達多波形系統(tǒng)設(shè)計與實現(xiàn)

王麗

（中國空空導(dǎo)彈研究院，河南洛陽 471009）

本文從硬件設(shè)計、器件選型及波形產(chǎn)生等方面考慮，介紹利用FPGA+DAC+DSP技術(shù)生成多種線性調(diào)頻和步進頻率雷達信號且可擴展設(shè)計的高性能雷達波形設(shè)計系統(tǒng)。該系統(tǒng)已通過內(nèi)外場驗證階段，較好地完成了波形產(chǎn)生任務(wù)和各種控制等任務(wù)。

多波形；DDS；線性調(diào)頻；頻率步進

隨著科學(xué)技術(shù)水平的不斷進步和作戰(zhàn)環(huán)境的變化，戰(zhàn)爭的模式發(fā)生了根本性變化。同時，當下芯片集成度越來越高，系統(tǒng)設(shè)計也越來越復(fù)雜。因此，對雷達系統(tǒng)功能與性能的高要求也勢在必行。系統(tǒng)不僅要求具有多目標探測、識別、跟蹤功能，同時要求具有高靈敏度及抗干擾特性。

高速數(shù)字處理器技術(shù)發(fā)展迅速，現(xiàn)代雷達系統(tǒng)的波形設(shè)計更加靈活且多樣化。為了改善檢測性能，雷達波形設(shè)計在針對特殊的用途（包括雷達測距和測速）中變得更加重要，從而改進雷達系統(tǒng)的性能和應(yīng)用范圍。所以，數(shù)字化、小型化、多體制化將是未來雷達多波形系統(tǒng)設(shè)計努力追求的目標［1，2］。

1 硬件系統(tǒng)設(shè)計

系統(tǒng)主要有FPGA單元、DSP單元、DDS單元、電源管理和時鐘管理等模塊組成，總體框圖如圖1所示。

本文以FPGA+DAC+DSP為架構(gòu)，設(shè)計實現(xiàn)了一個高性能雷達波形設(shè)計系統(tǒng)，根據(jù)項目要求可以輸出連續(xù)波、多種線性調(diào)頻和步進頻率雷達信號，而且輸出信號頻率穩(wěn)定、信號形式多樣。此外，值得一提的是，本系統(tǒng)可以擴展連接信號采樣系統(tǒng)，通過對雷達回波信號的采集與預(yù)處理、主處理，完成對目標的檢測、識別與參數(shù)提取等任務(wù)。

圖1 系統(tǒng)總體框圖

本系統(tǒng)設(shè)計以FPGA作為主控芯片，選用Xilinx公司的Virtex-6系列，該系列包括多個不同的子系列，可高效滿足多種高級邏輯設(shè)計需求。如表1所示，選用XC6VSX315T或者XC6VLX130T這兩種型號器件，2款型號封裝一樣，在使用中可根據(jù)總體需求選擇合適的型號。

DSP形成控制指令完成波形生成系統(tǒng)中不同波形參數(shù)的管理與切換。本系統(tǒng)選用2片ADI公司超高性能DSP處理器TS201，這是一款已經(jīng)使用很成熟的芯片，具體有強大的處理能力及可編程能力，可滿足雷達波形系統(tǒng)對信號處理實時性和通用性的需求。

表1 FPGA芯片型號

圖3 DDS的控制流程

考慮系統(tǒng)對擴展信號處理運算的需求，在硬件設(shè)計中充分考慮利用TS201的外部總線接口和鏈路口，將其連接至FPGA，通過FPGA編程實現(xiàn)外總線接口控制器和鏈路口收發(fā)的數(shù)據(jù)交換。

多波形生成系統(tǒng)是整個雷達波形系統(tǒng)的關(guān)鍵，本系統(tǒng)的核心是通過FPGA對DDS進行控制波形輸出，采用自頂向下的設(shè)計方法設(shè)計系統(tǒng)控制軟件，需要軟硬件結(jié)合。硬件電路上系統(tǒng)DDS輸出模擬差分信號，經(jīng)中頻變壓器將差分信號變?yōu)閱味诵盘?，最后?jīng)過濾波器輸出。硬件電路設(shè)計中需要考慮使用具有較好紋波性能的LDO線性電源為AD9910供電，為DDS提供一個干凈的電源；采用磁珠隔開模擬電源和數(shù)字電源；DDS的電源單獨提供，避免電源回流通路上面有其他的干擾信號。在FPGA中，采用VHDL語言通過對DDS內(nèi)部的相關(guān)參數(shù)編程設(shè)置，控制所需要產(chǎn)生波形的幅度、頻率和相位，生成所需要的各種類型的復(fù)雜波形。

本系統(tǒng)中選用ADI公司的AD9910，通過查找器件手冊，可知AD9910是一款14bit的直接數(shù)字頻率合成器，支持高達1GS/s的采樣率，信號輸出最高頻率為400MHz，而且該器件具有顯著的低功耗特色，同時具有非常不錯的無雜散動態(tài)范圍（SFDR）和相位噪聲性能。此外，通過串行I/O口，對AD9910內(nèi)部的各種控制寄存器可以進行多模式編程，控制其頻率、相位及幅度，生成各種適用于雷達多波形生成系統(tǒng)的調(diào)制信號。同時，國內(nèi)該型號器件有貨架產(chǎn)品，封裝一致，若想國產(chǎn)化，非常方便，無需重新選擇設(shè)計。

2 波形設(shè)計及流程

下面介紹的設(shè)計方法可作為一種通用的雷達波形設(shè)計方法，可供設(shè)計者參考借鑒。AD9910的參數(shù)控制是串行通信控制，串行通信時序如圖2所示，因所需通信時間較長，所以DDS需要分步控制，先進行參數(shù)寫入，再進行參數(shù)更新。

DDS的控制流程如圖3所示，控制流程以時鐘（不高于50MHz并且不高于系統(tǒng)時鐘的2分頻）同步工作。上電復(fù)位或DSP復(fù)位后，先進行DDS的控制寄存器和參數(shù)寄存器的初始化，再輸出DDS的IO更新脈沖；然后進入等待狀態(tài)，檢測寫信號和更新脈沖。如檢測到寫信號脈沖，則依次向DDS的各個地址寫入更新的參數(shù)；如檢測到更新脈沖，則輸出DDS的IO更新脈沖，隨后進行頻率字讀取操作，將更新后的DDS內(nèi)部頻率字存入緩沖區(qū)供DSP讀取，完成DDS自檢。

3 系統(tǒng)測試結(jié)果

本系統(tǒng)實現(xiàn)了頻率、幅度數(shù)字可控的連續(xù)波、多種線性調(diào)頻和步進頻率脈沖信號輸出，如圖4所示，圖4a為MATLAB仿真的其中一種Chirp波形的仿真圖，圖4b為實際試驗測試截圖。測試結(jié)果表明，系統(tǒng)完成設(shè)計功能要求，輸出信號頻率穩(wěn)定。

4 結(jié)論

本文介紹了利用FPGA+DAC+DSP技術(shù)生成多種波形信號的系統(tǒng)設(shè)計與實現(xiàn)，通過試驗驗證了系統(tǒng)的可實現(xiàn)性及穩(wěn)定性。本系統(tǒng)的設(shè)計思想，在波形產(chǎn)生很多方面都能得到推廣應(yīng)用。目前，該系統(tǒng)已通過內(nèi)外場驗證階段，較好地完成了波形產(chǎn)生任務(wù)和各種控制等任務(wù)。

圖4 Chirp信號仿真與測試圖

［1］武劍輝.多波形頻域數(shù)字脈沖壓縮系統(tǒng)的研究［D］.成都：電子科技大學(xué)，2001.

［2］趙國慶.雷達對抗原理［M］.3版.西安：西安電子科技大學(xué)出版社，2003.

Design and Implementation of Multi-waveform Radar System with Scalability

Wang Li
（China Airborne Missile Academy，Luoyang Henan 471009）

From the aspects of hardware design,device selection and waveform generation,this paper introduced the design of a high performance radar waveform design system based on FPGA+DAC+DSP technology.This system has passed the field verification stage,successfully completed the task of waveform generation and control tasks.

multi-waveform；DDS；CHIRP；STEP

V19

A

1003-5168（2017）04-0026-03

2017-03-21

王麗（1983-），女，工程師，研究方向：雷達導(dǎo)引頭信號處理。