基于FPGA的二元脈沖調(diào)寬力反饋電路

王永彤朱志剛張沛晗王 龍(北京航天控制儀器研究所北京100039)

基于FPGA的二元脈沖調(diào)寬力反饋電路

王永彤，朱志剛，張沛晗，王 龍
(北京航天控制儀器研究所，北京100039)

本文提出一種用于某單自由度液浮積分陀螺的二元脈沖調(diào)寬力反饋電路方案，并給出方案設(shè)計(jì)的具體實(shí)現(xiàn)過(guò)程、仿真分析以及實(shí)測(cè)結(jié)果。通過(guò)對(duì)比在同樣試驗(yàn)條件下的測(cè)試數(shù)據(jù)，本文設(shè)計(jì)的基于FPGA二元脈沖調(diào)寬力反饋電路的測(cè)試精度略高于常用的數(shù)字電壓表檢測(cè)方法，因此可獨(dú)立完成高精度測(cè)試而不需依賴(lài)其他輔助測(cè)試儀器。而且該電路采用數(shù)字化FPGA方案，針對(duì)不同測(cè)試要求，可以較靈活提高脈沖分辨率和采樣頻率，測(cè)試狀態(tài)更接近陀螺的使用條件。

單自由度液浮陀螺；力反饋測(cè)試；二元脈沖調(diào)寬電路；FPGA

0 引言

液浮陀螺力反饋回路與陀螺構(gòu)成反饋系統(tǒng)，用于陀螺測(cè)試。陀螺力反饋法測(cè)試原理如圖1所示［1］。陀螺浮子在輸入軸上的角速度ω和輸出軸干擾力矩作用下，產(chǎn)生繞輸出軸的進(jìn)動(dòng)，角位置傳感器測(cè)出浮子進(jìn)動(dòng)角度，通過(guò)放大器、校正等環(huán)節(jié)，最后通過(guò)功放加矩到力矩器，以平衡陀螺力矩和干擾力矩。測(cè)試時(shí)陀螺敏感的角速度是地球轉(zhuǎn)速分量，因此力矩器上電流的波動(dòng)則反映了干擾力矩的變化，記錄裝置精確記錄該電流，則能測(cè)出陀螺漂移。

應(yīng)用這種方法進(jìn)行陀螺測(cè)試，對(duì)力反饋回路的要求是：在回路通頻帶內(nèi)噪聲干擾盡量小，具有一定動(dòng)態(tài)性能，記錄裝置滿(mǎn)足測(cè)試精度要求。

為減小力矩器線性度以及陀螺內(nèi)部的溫度波動(dòng)對(duì)陀螺精度的影響，力反饋電路大多采用調(diào)寬加矩的方式［1］。電流檢測(cè)方法通常為：在加矩電路中串入精密電阻，經(jīng)RC濾波后，由高精度的數(shù)字電壓表采集電壓間接得到電流。數(shù)字電壓表(如Keysight34401A)一般采用積分模擬／數(shù)字轉(zhuǎn)換器，為獲得較高的常模抑制比(NMR)，會(huì)選擇較長(zhǎng)的積分時(shí)間，如當(dāng)NMR為70dB時(shí)，積分時(shí)間為2s［2］。為保證測(cè)試精度，數(shù)字電壓表的采樣速度一般不大于1Hz。此方案電路結(jié)構(gòu)簡(jiǎn)單，基本滿(mǎn)足通常測(cè)試要求。但在某些試驗(yàn)條件下(如帶反轉(zhuǎn)平臺(tái)的離心機(jī)試驗(yàn)等)，由于空間有限，沒(méi)有位置放置數(shù)字電壓表，而長(zhǎng)電纜及滑環(huán)對(duì)保證檢測(cè)信號(hào)的精度帶來(lái)難度。

本文基于二元脈沖調(diào)寬力反饋電路方案，由FPGA實(shí)現(xiàn)調(diào)寬加矩的數(shù)字量化，用計(jì)數(shù)脈沖表征加矩電流大小，此方案的優(yōu)點(diǎn)如下：

1)可以實(shí)現(xiàn)高精度測(cè)試要求，檢測(cè)無(wú)需采用長(zhǎng)電纜，避免了量測(cè)信號(hào)受到干擾。

2)能夠?qū)崿F(xiàn)較高的檢測(cè)帶寬。

3)不需外界輔助設(shè)備，可獨(dú)立完成測(cè)試。

4)分頻及時(shí)序電路、加矩脈沖整量化、脈沖計(jì)數(shù)、數(shù)據(jù)通信等功能均由FPGA完成，電路體積小。

5)檢測(cè)結(jié)果采用RS232轉(zhuǎn)RS485差分輸出，具有很好的抗干擾特性，傳輸距離高于RS232。

6)測(cè)試電路和陀螺力反饋模擬檢測(cè)信號(hào)、電源、溫控信號(hào)完全兼容，可以實(shí)現(xiàn)一體化設(shè)計(jì)。

1 陀螺力反饋原理

液浮陀螺力反饋回路的控制系統(tǒng)方框圖如圖2所示。

其中，H為陀螺角動(dòng)量；Ks為傳感器靈敏度，mV／(°)；KA為電路的電壓增益；KI為電路的電流比電壓增益，mA／mV；Km為力矩器的傳遞系數(shù)；Gg(s)為陀螺的傳遞函數(shù)；GA(s)為校正及低通濾波環(huán)節(jié)的傳遞函數(shù)；Mx為輸出軸上干擾力矩；β為浮子繞輸出軸的角度；i為加到力矩器上的電流。

陀螺傳遞函數(shù)為：

其中，C為陀螺阻尼系數(shù)；tg為陀螺時(shí)間常數(shù)，通常為1ms左右。

系統(tǒng)的開(kāi)環(huán)傳遞函數(shù)為：

其中，K＝KsKAKIKm／C為力反饋回路增益，這是一個(gè)典型的基本I型系統(tǒng)。為使系統(tǒng)在低頻有較高的增益，降低不對(duì)準(zhǔn)誤差，減小陀螺β角對(duì)常值項(xiàng)誤差的影響，電路校正采用積分超前滯后環(huán)節(jié)，這樣穩(wěn)態(tài)時(shí)β＝0。陀螺位置測(cè)試時(shí)，為降低高頻噪聲，將力反饋回路帶寬設(shè)計(jì)在1Hz左右?；芈吩鲆鏋镵＝6.5，為使系統(tǒng)具有一定的魯棒性且盡量衰減高頻干擾，校正及低通濾波環(huán)節(jié)為：

2 二元脈沖調(diào)寬力反饋電路方案及精度分析

2.1 電路方案

二元脈沖調(diào)寬力反饋電路方案如圖3所示，主要包括模擬控制電路和數(shù)字控制電路FPGA兩大部分。

1)模擬控制電路包括前放、解調(diào)、濾波和校正環(huán)節(jié)，這部分電路和原有模擬力反饋電路相似。陀螺模擬信號(hào)經(jīng)過(guò)校正環(huán)節(jié)后，每個(gè)采樣周期T和鋸齒波發(fā)生器產(chǎn)生的鋸齒波進(jìn)行比較，通過(guò)比較器產(chǎn)生連續(xù)模擬調(diào)寬波，這個(gè)調(diào)寬波要經(jīng)過(guò)數(shù)字整量化器完成與填充脈沖同步，并產(chǎn)生加矩的調(diào)寬信號(hào)。

2)數(shù)字控制電路包括邏輯電路狀態(tài)機(jī)控制模塊、整量化及脈沖輸出模塊、計(jì)數(shù)器及發(fā)送模塊。各模塊主要功能如下：

①邏輯電路狀態(tài)機(jī)控制模塊的輸入為20MHz晶振信號(hào)，各輸出采用數(shù)字分頻方式實(shí)現(xiàn)。前端堵塞脈沖、后端堵塞脈沖、二元調(diào)寬基準(zhǔn)方波、填充脈沖頻率、10ms同步輸出脈沖、115200串口波特率等信號(hào)輸出。

②整量化及脈沖輸出模塊主要采用兩級(jí)JK觸發(fā)器，輸入模擬調(diào)寬波，在前端堵塞脈沖、后端堵塞脈沖、1MHz填充脈沖的配合下，實(shí)現(xiàn)模擬調(diào)寬波的整量化及每個(gè)加矩周期T的正、負(fù)路脈沖輸出。

③計(jì)數(shù)器及發(fā)送模塊采用兩個(gè)32位計(jì)數(shù)器，分別實(shí)時(shí)記錄調(diào)寬波正、負(fù)路脈沖輸出，為了防止電路中的競(jìng)爭(zhēng)和冒險(xiǎn)產(chǎn)生的毛刺誤觸發(fā)，對(duì)于計(jì)數(shù)器輸入脈沖的電平寬度進(jìn)行了濾波處理以剔除干擾，保證計(jì)數(shù)的正確性。對(duì)于計(jì)數(shù)器的值，每10ms鎖存到對(duì)應(yīng)的發(fā)送寄存器，通過(guò)RS232輸出，輸出波特率115200，通過(guò)20MHz晶振分頻，波特率誤差僅僅0.25%，對(duì)信號(hào)傳輸沒(méi)有影響。

2.2 精度分析

由于力反饋電路具有1階積分環(huán)節(jié)，穩(wěn)態(tài)響應(yīng)具有無(wú)差特性。二元脈沖調(diào)寬力反饋輸出方程為：

式中，ωo為經(jīng)折算的反饋角速度，n＋、n－分別為正負(fù)路輸出的脈沖個(gè)數(shù)，Ic為恒流源電流，fc為填充脈沖頻率。式(4)中各參數(shù)的穩(wěn)定性影響力反饋的測(cè)試精度。

如果要求力反饋回路的測(cè)試精度優(yōu)于2×10－4(°)／h，根據(jù)式(4)，有關(guān)電路部分的各參數(shù)選取如下：

1)根據(jù)實(shí)際使用需要以及降低恒流源波動(dòng)的影響，電路加矩最大量程為30(°)／h，恒流源一次通電綜合精度為5×10－6時(shí)，由此造成的最大誤差為1.5×10－4(°)／h。

2)為減小陀螺輸出的極限環(huán)角度幅值以及H橋電路開(kāi)關(guān)響應(yīng)時(shí)間影響，并綜合填充頻率等因素，二元調(diào)寬基準(zhǔn)方波頻率選為1KHz。

3)盡量減小填充頻率的量化誤差，這里選擇1MHz，實(shí)現(xiàn)恒流源Ic在采樣時(shí)間上106的細(xì)分，填充頻率的分辨率為3×10－5(°)／h。

4)填充頻率的穩(wěn)定性?xún)?yōu)于10－6，選擇高穩(wěn)晶振可以滿(mǎn)足要求。

由上述計(jì)算可知，采用本方案實(shí)現(xiàn)的二元脈沖調(diào)寬力反饋電路的測(cè)量精度是完全滿(mǎn)足實(shí)際要求的。通過(guò)分析可以看出：在所有誤差源中，恒流源的精度對(duì)測(cè)試結(jié)果影響最大，所以電路最終的測(cè)試精度很大程度上是由恒流源精度決定的。

3 二元脈沖調(diào)寬力反饋電路實(shí)現(xiàn)與仿真

陀螺二元脈沖調(diào)寬力反饋電路的信號(hào)處理電路主要由傳感器輸出的交流調(diào)制信號(hào)放大、解調(diào)、濾波、校正等部分組成，具體電路實(shí)現(xiàn)如下。

(1)前放和濾波電路

陀螺力反饋法測(cè)試原理如圖1所示，當(dāng)轉(zhuǎn)子繞輸出軸進(jìn)動(dòng)后，測(cè)角元件短路匝傳感器的輸出幅值隨之成比例變，傳感器的激勵(lì)信號(hào)為8K的交流穩(wěn)幅信號(hào)，這個(gè)信號(hào)又用于相敏解調(diào)電路的基準(zhǔn)參考信號(hào)。前放電路主要是實(shí)現(xiàn)交流放大，采用低噪聲放大器，這里選擇增益為10左右。采用二級(jí)帶通濾波主要是抑制其他頻帶上的噪聲干擾，提高信噪比。

(2)相敏解調(diào)電路

本方案采用AD698電路實(shí)現(xiàn)。AD698電路的優(yōu)點(diǎn)是對(duì)輸入信號(hào)A和參考信號(hào)B兩路信號(hào)同時(shí)解調(diào)，采用A／B調(diào)制出一個(gè)輸出電流，通過(guò)外接一個(gè)電阻完成。這種方案既保留了相敏解調(diào)電路靈敏度高的特點(diǎn)，又有效抑制了參考信號(hào)波動(dòng)引入的測(cè)量誤差，提高了電路的測(cè)量精度。

(3)濾波及校正

為提高信噪比將解調(diào)后的信號(hào)進(jìn)行低通濾波器，為避免相位滯后影響，其截止頻率低于系統(tǒng)帶寬10倍頻程以上，校正為積分超前環(huán)節(jié)。

(4)脈沖寬度控制電路、鋸齒波發(fā)生器和比較器電路

二元脈沖調(diào)寬力反饋電路控制脈沖生成如圖4所示，采用FPGA及VHDL語(yǔ)言實(shí)現(xiàn)，電路輸入晶振20MHz，采用數(shù)字分頻方式實(shí)現(xiàn)二元調(diào)寬基準(zhǔn)周期1ms，鋸齒波1K脈沖sampwave高電平有效時(shí)間幾十微秒，前向堵塞脈沖foreblock低電平有效時(shí)間幾十微秒，后向阻塞脈沖backblock低電平有效時(shí)間幾十微秒，分頻填充脈沖1MHz。

鋸齒波發(fā)生器電路［1］如圖5所示，鋸齒波發(fā)生器由一個(gè)帶開(kāi)關(guān)放電的積分器組成，通過(guò)Fsamp控制積分器的放電，形成和加矩周期同步的鋸齒波，通過(guò)隔直電容輸入到比較器的正相輸入端；模擬信號(hào)經(jīng)過(guò)校正后輸出到比較器的負(fù)相輸入端。

(5)整量化器及脈沖輸出電路

整量化器主要是對(duì)比較器輸出的與模擬校正環(huán)節(jié)輸出電壓成整比的、連續(xù)變化的脈沖寬度Ftk進(jìn)行整量化，如圖6所示。主要通過(guò)兩個(gè)JK觸發(fā)器電路完成如下功能［1］：

①?gòu)?qiáng)迫狀態(tài)轉(zhuǎn)換：由加在CLRN端的前端阻塞脈沖foreblock完成。

②極限環(huán)前、后端的電氣限位：由CLRN端的foreblock及PRN端的backblock完成。

③整量化：由填充脈沖fc＿clk 1MHz完成。

④極限環(huán)的頻率 “鎖定”由K端接地完成。

在由JK1向JK2轉(zhuǎn)移時(shí)，要延遲一個(gè)填充脈沖周期1μs，其影響對(duì)于帶寬1Hz的控制系統(tǒng)可以忽略不計(jì)。

填充脈沖輸出電路分為正、負(fù)兩路：正向輸出為Out1＝Q1ˉfsfc；負(fù)向輸出為Out2＝ˉQ1fsfc。

JK2的Q2輸出產(chǎn)生V＿sw＋和V＿sw?用于控制H橋開(kāi)關(guān)加矩。

(6)H橋開(kāi)關(guān)及恒流源加矩電路

H橋開(kāi)關(guān)加矩電路如圖7所示，將4通道SPST開(kāi)關(guān)與恒流源串聯(lián)。

V＿sw＋為高電平控制SW1和SW3導(dǎo)通，V＿sw?為低電平SW2和SW4截止；控制恒流源對(duì)陀螺力矩線圈正相加矩。

反之，V＿sw＋為低電平控制SW1和SW3截止，V＿sw?為高電平SW2和SW4導(dǎo)通；控制恒流源對(duì)陀螺力矩線圈反相加矩，開(kāi)關(guān)的導(dǎo)通／截止響應(yīng)時(shí)間為100ns～200ns，遠(yuǎn)遠(yuǎn)小于一個(gè)填充脈沖周期1μs，可以忽略不計(jì)。

(7)計(jì)數(shù)器及RS232輸出電路

二元脈沖調(diào)寬波填充脈沖輸出電路分為正、負(fù)兩路，為了便于和上位機(jī)通信測(cè)試。在同一個(gè)FPGA內(nèi)，構(gòu)建了兩個(gè) 32bit計(jì)數(shù)器 CNT1與 CNT2，實(shí)現(xiàn)10ms定時(shí)采樣。如圖3所示，count ＿z1為正路脈沖輸出，連接到CNT1；count＿f1為負(fù)路脈沖輸出，連接到CNT2；考慮邏輯電路的競(jìng)爭(zhēng)與冒險(xiǎn)產(chǎn)生的毛刺導(dǎo)致計(jì)數(shù)器的誤觸發(fā)，計(jì)數(shù)器CNT1與CNT2采用電平寬度濾波。

每10ms計(jì)數(shù)器CNT1與CNT2的增量輸出到RS232輸出寄存器，并發(fā)送到上位機(jī)。這樣大大減少輸出電纜及傳輸線干擾。

綜合考慮脈沖寬度控制電路、鋸齒波發(fā)生器和比較器電路、計(jì)數(shù)器及RS232輸出電路的綜合效果，各路信號(hào)輸出邏輯關(guān)系仿真結(jié)果如圖8所示。

為了觀察 RS232輸出效果，節(jié)選 10ms～11.5ms的仿真波形，10ms～11ms是一個(gè)完整采樣周期，完成一次調(diào)寬波輸出，V＿sw＋(比模擬輸入信號(hào)Ftk延遲1μs)用于控制H橋電路加矩；Out1正相通道輸出 1MHz的填充脈沖。RS232輸出10ms計(jì)數(shù)器CNT1和CNT2的值。通過(guò)上位機(jī)測(cè)試軟件可以組合成不同時(shí)間周期的陀螺輸出數(shù)據(jù)。

4 測(cè)試結(jié)果

基于FPGA的陀螺二元脈沖調(diào)寬力反饋回路開(kāi)環(huán)頻率特性實(shí)測(cè)數(shù)據(jù)如圖9所示，截止頻率為1Hz，幅值穩(wěn)定裕度為 27dB，相位穩(wěn)定裕度為74°。

為驗(yàn)證基于FPGA的脈沖計(jì)數(shù)二元調(diào)寬力反饋電路的檢測(cè)精度，用該電路連接陀螺進(jìn)行測(cè)試，測(cè)試時(shí)間約為9600s，陀螺敏感的地速分量約為11.5(°)／h。陀螺漂移測(cè)試曲線如圖10所示。圖10(a)為每秒鐘數(shù)據(jù)曲線，圖10(b)為每60個(gè)數(shù)做均值，即每分鐘均值數(shù)據(jù)曲線。脈沖計(jì)數(shù)檢測(cè)陀螺漂移均值及標(biāo)準(zhǔn)差如表1所示。

表1 用脈沖計(jì)數(shù)檢測(cè)陀螺漂移均值及標(biāo)準(zhǔn)差Table 1 Gyro drift rate's mean and standard deviation tested by pulse count

用原方案即在加矩電路中串入精密電阻，經(jīng)RC濾波后，由高精度的數(shù)字電壓表采集電壓間接得到電流，試驗(yàn)條件同上，數(shù)字電壓表檢測(cè)陀螺漂移測(cè)試曲線如圖11所示。圖11(a)為每秒鐘數(shù)據(jù)曲線，圖11(b)為每分鐘均值數(shù)據(jù)曲線。數(shù)字電壓表檢測(cè)陀螺漂移均值及標(biāo)準(zhǔn)差如表2所示。

表2 數(shù)字電壓表檢測(cè)陀螺漂移均值及標(biāo)準(zhǔn)差Table 2 Gyro drift rate's mean and standard deviation tested by DVM

將兩組測(cè)試數(shù)據(jù)進(jìn)行對(duì)比發(fā)現(xiàn)，基于FPGA脈沖計(jì)數(shù)力反饋電路每分鐘的測(cè)量精度比用數(shù)字電壓檢測(cè)的高1.2倍，但是每秒鐘數(shù)據(jù)的標(biāo)準(zhǔn)差相差一個(gè)數(shù)量級(jí)。分析原因：1)用脈沖計(jì)數(shù)檢測(cè)每分鐘均值，由于數(shù)據(jù)是連續(xù)的，相當(dāng)于在1min內(nèi)對(duì)數(shù)據(jù)進(jìn)行了積分平滑，且脈沖計(jì)數(shù)檢測(cè)是在電路板內(nèi)完成，減少了受干擾的環(huán)節(jié)。2)用數(shù)字電壓表采集精密電阻上的電壓是經(jīng)過(guò)RC濾波的，噪聲被大大削弱，而脈沖計(jì)數(shù)檢測(cè)沒(méi)有經(jīng)過(guò)濾波。為了驗(yàn)證這一效果，將脈沖計(jì)數(shù)的數(shù)據(jù)進(jìn)行頻譜分析，發(fā)現(xiàn)輸出信號(hào)中存在豐富的噪聲和擾動(dòng)信號(hào)。參考RC低通濾波器特性，設(shè)計(jì)參數(shù)相同的數(shù)字濾波器，脈沖計(jì)數(shù)檢測(cè)的陀螺漂移進(jìn)行數(shù)字濾波后結(jié)果如圖12和表3所示。

由上述數(shù)據(jù)可知，采用濾波后，基于FPGA脈沖計(jì)數(shù)力反饋電路測(cè)量陀螺漂移的秒數(shù)據(jù)標(biāo)準(zhǔn)差有所減小，比用數(shù)字電壓表檢測(cè)的略低。由此證明基于FPGA脈沖計(jì)數(shù)力反饋電路滿(mǎn)足預(yù)期設(shè)計(jì)要求，且該方案的測(cè)試精度略高于數(shù)字電壓表檢測(cè)方式的精度。此外，通過(guò)試驗(yàn)發(fā)現(xiàn)，陀螺漂移數(shù)據(jù)的噪聲還是比較豐富的，如何降低測(cè)試系統(tǒng)噪聲、盡量避免信號(hào)間的干擾、完善陀螺電磁兼容設(shè)計(jì)是下一步研究方向。

5 結(jié)論

本文設(shè)計(jì)了基于FPGA脈沖計(jì)數(shù)力反饋電路，測(cè)試結(jié)果表明在同樣的試驗(yàn)條件下，該電路的測(cè)試精度略?xún)?yōu)于目前使用的數(shù)字電壓表檢測(cè)方式，脈沖計(jì)數(shù)的測(cè)試方法可行，且提高了測(cè)試精度。該方案可獨(dú)立完成測(cè)試而不依賴(lài)于其他輔助測(cè)試儀器精度，因此可以在空間局限等特殊場(chǎng)合下完成高精度測(cè)試。二元脈沖調(diào)寬電路采用數(shù)字化FPGA方案，針對(duì)不同測(cè)試要求，可以較靈活地改變脈沖計(jì)數(shù)分辨率，并組成不同采樣時(shí)間的輸出，使陀螺漂移數(shù)據(jù)處理和分析手段更加豐富方便。二元脈沖調(diào)寬力反饋回路的帶寬可以做到20Hz以上，為后續(xù)辨識(shí)陀螺高階誤差系數(shù)試驗(yàn)奠定了測(cè)試基礎(chǔ)。此外，可根據(jù)需要進(jìn)一步優(yōu)化包含陀螺在內(nèi)的系統(tǒng)電磁兼容設(shè)計(jì)。

[1] 陸元九.慣性器件(下)[M].北京:中國(guó)宇航出版社，1993. LU Yuan?jiu.Inertial devices(2nd)[M].Beijing:China Aerospace Press，1993.

[2] 是德科技.34401A數(shù)字萬(wàn)用表數(shù)據(jù)手冊(cè)[EB／OL]. http:／／www.doc88.com／p?0731491414453.html，2003. Keysight Technologies.Data sheet of 34401A Digital mul?timeter[EB／OL].http:／／www.doc88.com／p?073149141 4453.html，2003.

[3] 王廣雄.控制系統(tǒng)設(shè)計(jì)[M].北京:中國(guó)宇航出版社，1992. WANG Guang?xiong.Control system design[M].Beijing: China Aerospace Press，1992.

[4] 褚振勇，翁木云.FPGA設(shè)計(jì)及應(yīng)用[M].西安:西安電子科技大學(xué)出版社，2002. ZHU Zhen?yong，WENG Mu?yun.Design and application of FPGA[M].Xi'an:Xidian University Press，2002.

[5] 周潤(rùn)景，蘇梁碧.基于QuartusII的FPGA／CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例[M].北京:電子工業(yè)出版社，2013. ZHOU Run?jing，SU Liang?bi.FPGA／CPLD digital system design examples based on QuartusII[M].Beijing:Electronics Industry Press，2013.

[6] Tim Williams.電路設(shè)計(jì)技術(shù)與技巧(第二版)[M].北京:[7] 電子工業(yè)出版社，2007. Tim Williams.The circuit designer's companion(2nd)[M]. Beijing:Electronics Industry Press，2007.

[7] Sergio Franco.基于運(yùn)算放大器和模擬集成電路的電路設(shè)計(jì)[M].西安:西安交通大學(xué)出版社，2004. Sergio Franco.Design with operational amplifiers and ana?log integrated circuits[M].Xi'an:Xi'an Jiaotong University Press，2004.

[8] 唐博，李錦明，李士照.基于FPGA的激光陀螺信號(hào)高速精確解調(diào)系統(tǒng)[J].電子應(yīng)用技術(shù)，2013，39(3): 74?76＋79. TANG Bo，LI Jin?ming，LI Shi?zhao.Laser gyroscope sig?nal demodulate system based on FPGA[J].Electronic Ap?plication Technology，2013，39(3):74?76＋79.

[9] 田曉春，李杰，范玉寶.基于FPGA的MEMS陀螺儀SAR150實(shí)時(shí)數(shù)據(jù)庫(kù)采集系統(tǒng)設(shè)計(jì)[J].計(jì)算機(jī)測(cè)量與控制，2012，20(11):3107?3109＋3112. TIAN Xiao?chun，LI Jie，F(xiàn)AN Yu?bao.Design of real?time data acquisition system for MEMS gyroscope SAR150 based on FPGA[J].Computer Measurement＆Control，2012，20(11):3107?3109＋3112.

[10] 毛奔，高仁偉，徐克兵.一種動(dòng)力調(diào)諧陀螺脈沖力反饋及脈沖計(jì)數(shù)系統(tǒng)設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2008，31 (9):189?190＋193. MAO Ben，GAO Ren?wei，XU Ke?bing.Design of dy?namically tuned gyro digital rebalance and pulse counter system[J].Modern Electronics Technique，2008，31(9): 189?190＋193.

A Binary Width?demodulated Pulse Rebalance Loop Based on FPGA

WANG Yong?tong，ZHU Zhi?gang，ZHANG Pei?han，WANG Long
(Beijing Institute of Aerospace Control Devices，Beijing 100039)

A kind of binary width?demodulated pulse rebalance loop employed in single?degree?of?freedom rate?in?tegrating gyro test was implemented in this paper.The detail of design procedure was discussed，meanwhile，the simula?tions and test data were analyzed.The data indicate that the rebalance loop，which achieves test and evaluation without any other auxiliary apparatus，is more slightly precise than the DMV test based on the same condition.And what's more，the re?balance loop based on FPGA，which could provide higher resolution and sample frequency，is in high availability applica?tions.

single?degree?of?freedom rate?integrating gyro;torquer feedback test;binary width?modulated pulse re?balance loop;FPGA

U<666.1 文獻(xiàn)標(biāo)志碼：A class="emphasis_bold">666.1 文獻(xiàn)標(biāo)志碼：A 文章編號(hào)：1674?5558(2017)02?01255666.1 文獻(xiàn)標(biāo)志碼：A

1674?5558(2017)02?01255

A 文章編號(hào)：1674?5558(2017)02?01255

10.3969／j.issn.1674?5558.2017.02.013

王永彤，女，高級(jí)工程師，研究方向?yàn)閷?dǎo)航、制導(dǎo)與控制。

2016?03?18