面向網(wǎng)絡(luò)安全應(yīng)用的硬件特征匹配結(jié)構(gòu)研究

李凱

摘要：描寫(xiě)能力強(qiáng)、編寫(xiě)簡(jiǎn)單是正則表達(dá)式的特點(diǎn)，并在報(bào)文深度內(nèi)容檢測(cè)中得到應(yīng)用和推廣。但因處理繁瑣，在流量很大的報(bào)文檢測(cè)中，基于軟件的正則表達(dá)式匹配的實(shí)現(xiàn)是無(wú)法滿(mǎn)足的。在硬件結(jié)構(gòu)中研究多正則表達(dá)式匹配結(jié)構(gòu)以及特征匹配硬件結(jié)構(gòu)的實(shí)現(xiàn)和使用方法，構(gòu)建一個(gè)主從協(xié)同處理的特征匹配結(jié)構(gòu)模型，基于此模型設(shè)計(jì)并實(shí)現(xiàn)了一款內(nèi)容安全匹配加速卡，該加速卡通過(guò)PCI協(xié)議與主機(jī)通訊，采用Xilinx FPGA實(shí)現(xiàn)字符串匹配與正則表達(dá)式匹配，通過(guò)訪(fǎng)問(wèn)SRAM/DDR存儲(chǔ)器讀取轉(zhuǎn)換規(guī)則進(jìn)行狀態(tài)切換。

關(guān)鍵詞：內(nèi)容安全加速卡；特征匹配；正則表達(dá)式匹配

中圖分類(lèi)號(hào)：TP393 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1009-3044（2016）35-0013-04

經(jīng)過(guò)幾十年的飛速發(fā)展，互聯(lián)網(wǎng)已經(jīng)深入到社會(huì)的方方面面，對(duì)網(wǎng)絡(luò)內(nèi)容的監(jiān)控和管理成為當(dāng)今時(shí)代的必然要求，也是社會(huì)治安管理的重要保障。基于底層網(wǎng)絡(luò)硬件設(shè)備，是確保網(wǎng)絡(luò)信息安全的重點(diǎn)，針對(duì)計(jì)算機(jī)協(xié)議中應(yīng)用層和網(wǎng)絡(luò)層的安全側(cè)羅，監(jiān)控和辨別網(wǎng)絡(luò)中傳遞的信息。深度包檢測(cè)技術(shù)，此技術(shù)是以應(yīng)用層流量檢測(cè)和控制技術(shù)為基礎(chǔ)的，一般用于網(wǎng)絡(luò)包不良內(nèi)容的檢測(cè)，通過(guò)深入讀取IP包載荷的內(nèi)容來(lái)對(duì)OSI七層協(xié)議中的應(yīng)用層信息進(jìn)行重組，從而得到整個(gè)應(yīng)用程序的內(nèi)容，然后按照系統(tǒng)定義的管理策略對(duì)流量進(jìn)行整形操作，通過(guò)深度檢測(cè)報(bào)文內(nèi)容，可對(duì)網(wǎng)絡(luò)間的行為有更好的感知。匹配報(bào)文載荷與預(yù)定義的模式集合來(lái)實(shí)現(xiàn)報(bào)文內(nèi)容檢測(cè)。

正則表達(dá)式有很強(qiáng)的表示字符串的能力，因此基于正則表達(dá)式的特征匹配成為一個(gè)熱門(mén)的研究課題。例如，檢測(cè)入侵系統(tǒng)Snort[1]和Bro[2]的規(guī)則集都滿(mǎn)足基于正則表達(dá)式的描述規(guī)則，應(yīng)用于應(yīng)用層協(xié)議的識(shí)別系統(tǒng)L7-filter[2]也采用正則表達(dá)式的描述規(guī)則。對(duì)檢測(cè)入侵系統(tǒng)Snort的測(cè)試結(jié)果表明，特征匹配占用了整個(gè)系統(tǒng)超過(guò)30%的處理時(shí)間。以網(wǎng)絡(luò)應(yīng)用為主的網(wǎng)絡(luò)數(shù)據(jù)，特征匹配的占用系統(tǒng)時(shí)間則更長(zhǎng)達(dá)80%[3]。因此，可以看出基于正則表達(dá)式的特征匹配很消耗計(jì)算資源的空間與時(shí)間。

隨著網(wǎng)絡(luò)數(shù)據(jù)飛速的增長(zhǎng)，基于軟件算法的實(shí)現(xiàn)難以滿(mǎn)足高速網(wǎng)絡(luò)的性能要求，也難以縮減特征匹配的占用時(shí)間。目前的解決辦法就是設(shè)計(jì)專(zhuān)用網(wǎng)絡(luò)安全系統(tǒng)的內(nèi)容安全硬件才能有效實(shí)現(xiàn)特征匹配加速?；贔PGA方式的實(shí)現(xiàn)一般采用NFA。2001年，Sidhu R等[4]采用NFA 實(shí)現(xiàn)正則表達(dá)式匹配， 將正則表達(dá)式的表達(dá)式轉(zhuǎn)換為觸發(fā)器中與或門(mén)邏輯電路。在此基礎(chǔ)上，Sutton P等[5]做出了修改，應(yīng)用部分字符解碼的方式來(lái)優(yōu)化正則表達(dá)式的實(shí)現(xiàn)。文獻(xiàn)[6] 于2006年，通過(guò)減少NFA中重復(fù)多余的與門(mén)和狀態(tài)減少了50 %的FPGA資源。采用DFA方法實(shí)現(xiàn)的正則匹配通常采用存儲(chǔ)器，Kumar S等[7]采用對(duì)多個(gè)模式進(jìn)行分組的思想，每個(gè)分組分配單獨(dú)正則匹配引擎的方式可明顯降低DFA 狀態(tài)轉(zhuǎn)移表的大小。Kumar S等[7，8]提出將DFA 中一個(gè)狀態(tài)的多條邊用單個(gè)缺省邊代替，引入輸入延遲的DFA（D2 FA）來(lái)減少邊的存儲(chǔ)空間的方法，并解決了一個(gè)字節(jié)多次訪(fǎng)存的問(wèn)題，達(dá)到了提高DFA 的性能。

本文提出了構(gòu)建一個(gè)主從協(xié)同處理的特征匹配結(jié)構(gòu)模型，并且根據(jù)此模型設(shè)計(jì)并實(shí)現(xiàn)了一款內(nèi)容安全匹配加速卡，該加速卡通過(guò)PCI協(xié)議與主機(jī)通訊，采用Xilinx FPGA實(shí)現(xiàn)字符串匹配與正則表達(dá)式匹配，通過(guò)訪(fǎng)問(wèn)SRAM/DDR存儲(chǔ)器讀取轉(zhuǎn)換規(guī)則進(jìn)行狀態(tài)切換。此模塊的使用，對(duì)硬件結(jié)構(gòu)在網(wǎng)絡(luò)安全系統(tǒng)中應(yīng)用時(shí)的系統(tǒng)修改大大降低了，數(shù)據(jù)交換效率改善效果明顯，系統(tǒng)整體性能得到提升，在實(shí)際系統(tǒng)中，提供了完整的硬件加速。

1相關(guān)工作

字符串和正則表達(dá)式兩種形式是筆者所研究的“特征”，而字符串只是正則表達(dá)式的另一種特殊形式。正則表達(dá)式是對(duì)字符串操作的一種邏輯公式，就是用事先定義好的一些特定字符、及這些特定字符的組合，組成一個(gè)“規(guī)則字符串”，這個(gè)“規(guī)則字符串”用來(lái)表達(dá)對(duì)字符串的一種過(guò)濾邏輯。

特征匹配就是查找輸入信息中是否存在特征集中某些特征的問(wèn)題。其中特征集是以正則表達(dá)式的形式定義，輸入信息是文本格式，輸出匹配的結(jié)果。如圖1所示，本文設(shè)計(jì)了特征匹配操作。

圖1 特征匹配示意圖

特征匹配硬件結(jié)構(gòu)的研究可分成基于FPGA特征匹配結(jié)構(gòu)的研究和面向ASIC的特征匹配結(jié)構(gòu)研究?jī)纱箢?lèi)，都應(yīng)用于入侵檢測(cè)和系統(tǒng)防御，這兩類(lèi)方法的根本不同在于特征的存儲(chǔ)方式?；贔PGA的特征匹配結(jié)構(gòu)[9-11]的實(shí)現(xiàn)方式是使用FPGA內(nèi)部的邏輯單元來(lái)進(jìn)行特征匹配，F(xiàn)PGA的優(yōu)點(diǎn)在于具有很強(qiáng)的靈活性、執(zhí)行速度快、集成度比較高，而且方便重新配置，其明顯的不足是更新特征時(shí)要重新產(chǎn)生FPGA下載文件，難以滿(mǎn)足計(jì)算機(jī)網(wǎng)絡(luò)安全中頻繁更新特征的需求。ASIC的特點(diǎn)是面向特定用戶(hù)的需求，ASIC在批量生產(chǎn)時(shí)與通用集成電路相比具有體積更小、功耗更低、可靠性提高、性能提高、保密性增強(qiáng)、成本降低等優(yōu)點(diǎn)。面向ASIC的匹配特點(diǎn)是將特征通過(guò)軟件編譯器產(chǎn)成一個(gè)中間數(shù)據(jù)結(jié)構(gòu)，然后將其保存至外部存儲(chǔ)器中，通過(guò)訪(fǎng)問(wèn)內(nèi)存判斷是否符合特征，該方式是用硬件電路來(lái)實(shí)現(xiàn)具體操作。

在計(jì)算機(jī)網(wǎng)絡(luò)安全系統(tǒng)中采用專(zhuān)有內(nèi)容安全硬件結(jié)構(gòu)時(shí)，以IP 核、FPGA 或ASIC 的方式工作[12-15]是一般性的硬件結(jié)構(gòu)，研究有3種不同的方法： 第1種是采用主機(jī)和加速卡的工作模式，這也是本文采用的方法；第2種是采用主處理器和協(xié)處理器的運(yùn)行方式；第3種是內(nèi)處理器核與專(zhuān)用IP核共同工作模式。

筆者使用上述三種方案的第一種，在第一種方案中，主控方通用微處理器，在加速卡中實(shí)現(xiàn)特征匹配。加速卡與主控方通訊的方式，一般采用PCI（Peripheral Component Interconnect，外圍部件互連總線(xiàn)）等標(biāo)準(zhǔn)接口協(xié)議。主控方和特征匹配分離，兩者之間相互不干擾，如有報(bào)文需要特征匹配，主控方只需調(diào)用加速卡提供的函數(shù)接口即可完成特征匹配，這是這種方案的優(yōu)點(diǎn)；缺點(diǎn)是模型受到標(biāo)準(zhǔn)接口協(xié)議的限制，而且實(shí)現(xiàn)較為復(fù)雜，性能不高。

2 主從協(xié)同處理模型

2.1 整體架構(gòu)

內(nèi)容安全加速卡的整體架構(gòu)如圖2所示，分為硬件部分和軟件部分兩大部分，軟件部分又虛線(xiàn)表示，包括特征集的提前處理、系統(tǒng)調(diào)用的接口函數(shù)和加速卡的驅(qū)動(dòng)程序；實(shí)線(xiàn)部分是表示硬件部分，包括加速卡、存儲(chǔ)器，負(fù)責(zé)對(duì)數(shù)據(jù)進(jìn)行存儲(chǔ)以及特征匹配并輸出結(jié)果。

內(nèi)容安全匹配加速卡的工作流程如下：

（1）特征集集合經(jīng)過(guò)預(yù)處理之后，得到規(guī)則化的存儲(chǔ)文件

（2）主控方加載加速卡的驅(qū)動(dòng)程序

（3）將特征匹配硬件邏輯通過(guò)電子設(shè)計(jì)自動(dòng)化工具編譯成FPGA下載文件，并下載到FPGA中

（4）將具有初始化邏輯的存儲(chǔ)文件保存至存儲(chǔ)器，用于加速卡進(jìn)行匹配。

（5）主控方通過(guò)接口函數(shù)將測(cè)試數(shù)據(jù)送入加速卡，加速卡內(nèi)部的FPGA訪(fǎng)問(wèn)外部存儲(chǔ)器，讀取轉(zhuǎn)換規(guī)則并進(jìn)行特征匹配，判斷是否匹配。

（6）匹配完成之后，由緩存區(qū)來(lái)保存輸出的結(jié)果，主控方通過(guò)接口函數(shù)取回匹配結(jié)果。

2.2 主從協(xié)同處理模型

通過(guò)研究特征匹配結(jié)構(gòu)的工作流程，很容易發(fā)現(xiàn)，主控方將等待匹配的信息傳送到輸入緩沖區(qū)，加速卡獲取信息后，開(kāi)始進(jìn)行特征匹配，此時(shí)輸出緩沖區(qū)得到傳送來(lái)的匹配結(jié)果，最后通過(guò)接口函數(shù)到達(dá)主控方。這個(gè)過(guò)程中，主控方通過(guò)接口函數(shù)往輸入緩沖區(qū)傳遞等待匹配的信息和通過(guò)接口函數(shù)從輸出緩沖區(qū)取出匹配結(jié)果的過(guò)程中，主控方一直處于運(yùn)行狀態(tài)，加速卡處于閑置狀態(tài)。同樣，進(jìn)行特征匹配操作時(shí)，加速卡處于工作狀態(tài)，主控方處于閑置狀態(tài)。這整個(gè)過(guò)程類(lèi)似于進(jìn)程上的串行執(zhí)行，主控方和加速卡無(wú)法同時(shí)工作，很大程度上浪費(fèi)資源，降低了系統(tǒng)的性能。

為了避免上述情況，文獻(xiàn)[16]提出雙流優(yōu)化模型，且對(duì)雙流化模型的性能進(jìn)行了測(cè)試與分析，證明了其方法的可行性。本文采用相同的方法，緩沖區(qū)A和B是采用兩套輸入/輸出來(lái)實(shí)現(xiàn)，圖3為具體運(yùn)行流程。主控方通過(guò)接口函數(shù)將等待匹配的數(shù)據(jù)送到輸入緩沖區(qū)A中，特征匹配結(jié)構(gòu)接收輸入緩沖區(qū)A的數(shù)據(jù)后，進(jìn)行特征匹配處理，同時(shí)主控方通過(guò)接口函數(shù)將等待匹配的新信息送到輸入緩沖區(qū)B中，特征匹配結(jié)構(gòu)處理完A數(shù)據(jù)后，送到輸出緩沖區(qū)A，接著處理輸入緩沖區(qū)B中的數(shù)據(jù)，同時(shí)主控方通過(guò)接口函數(shù)接收輸出緩沖區(qū)A中的匹配結(jié)果，緊接著主控方再次通過(guò)接口函數(shù)將等待匹配的信息送到輸入緩沖區(qū)A中，特征匹配結(jié)構(gòu)處理完輸入緩沖區(qū)的數(shù)據(jù)，送到輸出緩沖區(qū)B中，接著處理輸入緩沖區(qū)A中的數(shù)據(jù)，同時(shí)主控方接收輸出緩沖區(qū)B中的匹配結(jié)果。這樣循環(huán)運(yùn)行，能夠提高各個(gè)部分的運(yùn)行效率，減少各個(gè)部分的閑置時(shí)間，大幅度提高了系統(tǒng)性能。

對(duì)特征匹配相關(guān)信息研究表明，特征匹配的相關(guān)算法提供一個(gè)外部接口函數(shù)，首先整個(gè)系統(tǒng)對(duì)算法進(jìn)行初始化，產(chǎn)生相關(guān)的信息，接著在需要時(shí)候調(diào)用相關(guān)的函數(shù)，輸入等待匹配的信息，然后通過(guò)接口獲取匹配的結(jié)果。特征匹配硬件結(jié)構(gòu)的設(shè)計(jì)上需要最大可能地滿(mǎn)足與軟件算法的操作一致，如此能夠減少現(xiàn)有系統(tǒng)從軟件算法轉(zhuǎn)向硬件結(jié)構(gòu)時(shí)所需要做的修改。

結(jié)合雙輸入/輸出處理流程，本文將主從協(xié)同處理模型設(shè)計(jì)成如圖4所示，主要模塊為5個(gè)，分別為：（1）函數(shù)接口；（2）輸入輸出FIFO（First Input First Output， 先入先出隊(duì)列）；（3）數(shù)據(jù)交換控制單元；（4）輸入輸出緩沖區(qū)；（5）寄存器。以下分別為5個(gè)模塊的功能：完成數(shù)據(jù)交換，以及完成特征匹配結(jié)構(gòu)和主控方之間的信息傳輸和特征匹配功能。特征匹配硬件結(jié)構(gòu)一般有兩種不同工作模式，即初始化和匹配模式，下面具體介紹一下這兩種模式下的工作流程。

第一，初始化的狀態(tài)下：

（1）主控方將需配置的寄存器相關(guān)主控方信息，通過(guò)輸入輸出的接口函數(shù)，經(jīng)由數(shù)據(jù)交換控制單元，傳送到相應(yīng)寄存器，初始化特征匹配結(jié)構(gòu)的同時(shí)，將相應(yīng)的信息反饋給主控方；

（2）接著主控方再通過(guò)輸入輸出接口函數(shù)（FIFO）傳輸特征初始化的信息，數(shù)據(jù)交換控制單元將該信息傳輸?shù)较鄳?yīng)存儲(chǔ)位置，主控方得到相應(yīng)狀態(tài)信息的反饋，同時(shí)得到完成初始化操作的口令。

第二，匹配狀態(tài)下：

（1）主控方通過(guò)輸入輸出接口函數(shù)傳輸匹配狀態(tài)所需相關(guān)信息，接著通過(guò)數(shù)據(jù)交換控制單元將該信息傳輸?shù)较鄳?yīng)寄存器，特征匹配結(jié)構(gòu)轉(zhuǎn)換至匹配狀態(tài)，并將相關(guān)的狀態(tài)信息反饋給主控方；

（2）主控方在每輪的匹配操作過(guò)程中，首先需通過(guò)輸入輸出接口函數(shù)傳遞輸入數(shù)據(jù)需配置的寄存器內(nèi)容，數(shù)據(jù)交換控制單元將該信息傳送到相應(yīng)寄存器，然后再通過(guò)輸入輸出接口函數(shù)傳入等待匹配信息，經(jīng)過(guò)格式轉(zhuǎn)換將其傳送到輸入緩沖區(qū)中，特征匹配結(jié)構(gòu)對(duì)輸入緩沖區(qū)中數(shù)據(jù)進(jìn)行匹配，并將匹配結(jié)果通過(guò)輸入輸出端口傳送到輸出緩沖區(qū)中，并將處理完后的信息返回給主控方，主控方通過(guò)輸入輸出接口取走輸出緩沖區(qū)中匹配結(jié)果，最后主控方將輸出結(jié)果需配置的寄存器內(nèi)容傳輸進(jìn)來(lái)，數(shù)據(jù)交換控制單元將其傳輸?shù)较鄳?yīng)寄存器，這樣就完成了本輪測(cè)試信息的特征匹配。連續(xù)進(jìn)行1 次或多次循環(huán)，直到所有等待匹配的信息都匹配完。

3 設(shè)計(jì)實(shí)現(xiàn)

3.1實(shí)現(xiàn)方案

在主從協(xié)同處理的特征匹配結(jié)構(gòu)模型基礎(chǔ)上，內(nèi)容安全加速卡的設(shè)計(jì)和實(shí)施，為針對(duì)網(wǎng)絡(luò)安全系統(tǒng)的硬件特征匹配提供了良好的解決方式。圖5為加速卡硬件結(jié)構(gòu)設(shè)計(jì)，主要包括：（1）FPGA硬件模塊：負(fù)責(zé)實(shí)現(xiàn)硬件特征匹配功能，存儲(chǔ)模塊存儲(chǔ)狀態(tài)機(jī)轉(zhuǎn)換規(guī)則；（2）PCI接口：PCI總線(xiàn)負(fù)責(zé)特征匹配結(jié)構(gòu)與主控方的數(shù)據(jù)通訊；（3）存儲(chǔ)部分。

系統(tǒng)工作時(shí)，主控方將信息通過(guò)PCI傳輸?shù)郊铀倏?，采用DMA 方式傳輸數(shù)據(jù)，信息經(jīng)過(guò)FPGA處理完畢之后，傳送中斷請(qǐng)求到主控方，中斷請(qǐng)求被響應(yīng)后，主控方取回匹配結(jié)果。

3.2 加速卡實(shí)現(xiàn)

加速卡采用PCI 9054接口芯片，它提供2個(gè)獨(dú)立的可編程DMA控制器，可以通過(guò)編程實(shí)現(xiàn)多種數(shù)據(jù)寬度，傳輸速度可達(dá)1Gbit/s（ 32bit* 33MHz），并使用先進(jìn)的數(shù)據(jù)管道結(jié)構(gòu)技術(shù)。加速卡采用2種存儲(chǔ)器，分別是靜態(tài)存儲(chǔ)器和雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DDR），靜態(tài)存儲(chǔ)器選用CY7C1461AV33。內(nèi)存芯片顆粒DDR動(dòng)態(tài)存儲(chǔ)器采用2. 5 V工作電壓，允許在時(shí)鐘脈沖的上升沿和下降沿傳輸數(shù)據(jù)，在不需提高時(shí)鐘頻率的條件下加倍提高訪(fǎng)問(wèn)速度，本加速卡選用MT46V32 M16P內(nèi)存芯片顆粒，單片大小為512Mbit。表1展示了加速卡的主要部件。

4 結(jié)束語(yǔ)

面對(duì)大數(shù)據(jù)量下的信息檢測(cè)，軟件算法的特征匹配無(wú)法正常滿(mǎn)足需求，也無(wú)法滿(mǎn)足數(shù)據(jù)處理的速度要求，所以使用專(zhuān)用硬件實(shí)現(xiàn)特征匹配加速。本文提出了基于主從協(xié)同處理模式的硬件特征匹配結(jié)構(gòu)，并對(duì)特征匹配的工作流程進(jìn)行了改進(jìn)，采用文獻(xiàn)[16]的雙流優(yōu)化模型，提高硬件特征匹配的處理性能，減少數(shù)據(jù)交換帶來(lái)的性能下降。特征結(jié)構(gòu)是處于被動(dòng)模式，需要主控方通過(guò)初始化設(shè)置和待匹配數(shù)據(jù)進(jìn)行控制特征匹配硬件結(jié)構(gòu)的I/O操作、初始化和系統(tǒng)結(jié)束等操作。本文最終設(shè)計(jì)和實(shí)現(xiàn)了一款內(nèi)容安全加速卡，通過(guò)PCI協(xié)議與主控方通訊，在FPGA上實(shí)現(xiàn)硬件特征匹配。

參考文獻(xiàn)：

[1]SNORT Network Intrusion Detection System [EB/OL]. [ 2007-05-18] http：//www.snort.org.

[2] Bro Intrusion Detection System [EB /OL] . [ 2007-03-15] .http：// www.bro-ids.org.

[3] Roesch M. Snort： lightweight intrusion detection for networks [C]//Proc of the 1999 USENIX LISA Systems Administration Conference，1999.

[4]Sidhu R， Pras anna V K .Fast Regular Expression Matching using FPGAs[ C] //Proc of the 9 th Annual IEEE Symp on FCCM， 2001：227-238 .

[5] Sutton P， Partial Character Decoding f or Improved Regular Expression Matching in FPGAs[ C] //Proc of IEEE Int' lConf on Field-Programmable Technology ， 2004 ：25-32 .

[6] Katashita T .Highly Efficient String Matching Circuit for IDS with FPGA[C] //Proc of the 14th Annual IEEE Symp on FCCM ， 2006 ：285-286 .

[7] Kumar S， Dharmapurikar S ， Fang Yu ， Algorithms to Accelerate Multiple Regular Expressions Matching for Deep Packet Inspect ion[ C] //Proc of S IGCOMM' 06 ， 2006 ：11-15.

[8] Kumar S， Turner J ， Williams J .Advanced Algorithms for Fast and Scalable Deep Packet Inspection [C]// Proc of ANCS' 06， 2006 ：81-92.

[9] Sourdis I， Pnevmatikaos D. Fast， large-scale string matching for a 10Gbps FPGA-based network intrusion detection system [C] //The 13th International Conference on Field Programmable Logic and Applications， FPL 03 Lisbon， Portugal：[s.n.]， 2003.

[10] Baker Z K， Prasanna V K. High-throughput linked-pattern matching for intrusion detection systems [C] //The 1st Symposium on Architecture for Networking and Communications Systems， ANCS 05 Princeton， New Jersey， USA：[s.n.]， 2005：193-202.

[11] Katashita T， Maeda A， Toda K， et al. Highly efficient string matching circuit for IDS with FPGA [C] //The 14th Annual IEEE Symposium on Field-Programmable Custom Computing Machines. FCCM06， 2006：285-286.

[12] LIANG Heling， LI Shuguo. Design of an Internet security protocol acceleration card with pci and usb dual interface [J].Microelectronics and Computer， 2009，26（2） ：155-162.

[13] Zhang Peiheng， Liu Xinchun， Jiang Xianyang. An implementation of reconfigurable computing accelerator card oriented bioinformatics [J].Journal of Computer Research and Development， 2005， 42（6）： 930-937.

[14] DUAN Bo， WANG Wendi， ZHANG Chunming， et al. A computing accelerate platform based on reconfigurable data-path [C] // Proceeding of the 15th National Conference on Computer Engineering and Technology and the 2nd Microprocessor Forum.

[15] XU Yan， YANG Bin. Design and research of BLAS accelerating system based on FPGA [J] . Micro Computer Information， 2009，25 （7-2）：137-139.

[16] 張偉，徐濤，李志文. 面向內(nèi)容安全硬件加速的主從協(xié)同處理模型[J]. 北京信息科技大學(xué)學(xué)報(bào)，2012，27（6）：34-40.