信號(hào)完整性在PCB可靠性設(shè)計(jì)中的應(yīng)用

思源電氣股份有限公司 董 磊

信號(hào)完整性在PCB可靠性設(shè)計(jì)中的應(yīng)用

思源電氣股份有限公司 董 磊

如今,PCB搭載的不同種類電路模塊越來越多,板上信號(hào)種類也趨于復(fù)雜,同時(shí),隨著PCB信號(hào)工作頻率的提高,信號(hào)完整性的控制愈發(fā)苛刻.這一切都促使我們使用系統(tǒng)的分析方法,在設(shè)計(jì)前期進(jìn)行器件布局及信號(hào)布線規(guī)則原理的把控,這樣便可在設(shè)計(jì)過程中滿足信號(hào)完整性要求、提高電子產(chǎn)品可靠性.

信號(hào)完整性;電磁波;返回路徑;阻抗

可靠性是一個(gè)成功產(chǎn)品的基本保證,在現(xiàn)如今電路設(shè)計(jì)中,隨著集成電路輸出開關(guān)速度的提高,信號(hào)邊沿越來越陡,以及PCB板密度增加,信號(hào)傳輸過程中的延遲、反射、串?dāng)_、時(shí)序、振蕩等問題也隨之而來,這些問題在設(shè)計(jì)過程中若不能得到有效控制,就會(huì)帶來信號(hào)完整性問題,致使系統(tǒng)工作不穩(wěn)定,甚至完全不能正常工作.為滿足這些產(chǎn)品更高功能與性能的要求,滿足信號(hào)完整性的電路設(shè)計(jì)技術(shù)己經(jīng)成為電子工程師必須采取的設(shè)計(jì)手段.只有這樣,才能實(shí)現(xiàn)設(shè)計(jì)過程的可控性,最終保證產(chǎn)品的可靠性.

1.PCB板級(jí)信號(hào)完整性

1.1 電信號(hào)傳輸?shù)谋举|(zhì)

電信號(hào)傳輸?shù)谋举|(zhì)是電磁波的傳輸,電磁波是一種物質(zhì),變化的電場(chǎng)必然會(huì)產(chǎn)生變化的磁場(chǎng),變化的磁場(chǎng)必然會(huì)產(chǎn)生變化的電場(chǎng).變化的電場(chǎng)和變化的磁場(chǎng)構(gòu)成了一個(gè)不可分離的統(tǒng)一的場(chǎng),這就是電磁場(chǎng).變化的電磁場(chǎng)在空間的傳播形成了電磁波.PCB板,本質(zhì)是一種為電磁能量定向傳輸作導(dǎo)向的材料媒質(zhì).

1.2 傳輸線

任何物質(zhì)都是波動(dòng)的能量,我們通常所說的信號(hào)是把信號(hào)看作了粒子,信號(hào)頻率是宏觀指標(biāo).而電子是以波動(dòng)狀態(tài)存在的,根據(jù)電子能量公式E=hv,信號(hào)上升時(shí)間長(zhǎng),意味著電場(chǎng)或磁場(chǎng)變化速度快,電磁場(chǎng)的輻射頻率低,電子只能在較低的能級(jí)波動(dòng),整體特性接近粒子.反之,信號(hào)上升時(shí)間短,電子更容易提升到更高的能級(jí),在更大的范圍內(nèi)波動(dòng),從而波動(dòng)效應(yīng)更明顯.所以在IPC-2141中,真實(shí)頻率是以f=0.35/Tr定義的,其中上升時(shí)間Tr越小,真實(shí)頻率越大.這就意味著同樣是100MHz的信號(hào),方波的真實(shí)頻率比正弦波高.當(dāng)導(dǎo)線的長(zhǎng)度大于真實(shí)頻率對(duì)應(yīng)波長(zhǎng)的1/7時(shí),這段導(dǎo)線被定義為傳輸線,其上所傳輸?shù)男盘?hào)的波動(dòng)效應(yīng)占主導(dǎo)地位.舉例說明:一段長(zhǎng)度為100mm的線路,三種不同頻率(20MHz,波長(zhǎng)15m;100MHz,波長(zhǎng)3m;3GHz,波長(zhǎng)100mm)的電信號(hào)傳輸時(shí),電信號(hào)頻率越高,同一時(shí)刻,走線上不同位置的電壓和電流差距越大,電磁波波動(dòng)傳輸?shù)默F(xiàn)象,需要使用麥克斯韋方程組來描述.

1.3 信號(hào)返回路徑

PCB板構(gòu)建電磁波的返回路徑,就是將電磁場(chǎng)中的電場(chǎng)線以更小的環(huán)路閉合,從而引導(dǎo)電磁波的定向傳輸.所以返回路徑的必須伴隨著PCB板上信號(hào)路徑設(shè)計(jì),傳輸線的信號(hào)路徑和返回路徑兩個(gè)基本要素構(gòu)成了電磁波傳輸?shù)奈锢憝h(huán)境.返回路徑不一定必須是信號(hào)地、任何可以與信號(hào)路徑構(gòu)成最小回路的導(dǎo)體,甚至是孤立的導(dǎo)體,都可以作為信號(hào)的返回路徑.如果周圍沒有導(dǎo)體可以提供返回路徑,那么自由空間就成為返回路徑,這就帶來了EMC問題.

1.4 特性阻抗

PCB作為電磁波傳輸?shù)慕橘|(zhì),其特性阻抗大小是由電磁波傳輸媒質(zhì)的介電常數(shù)和磁導(dǎo)率決定的,用于描述這種介質(zhì)傳輸電磁波的固有特性,通常只與板材介電常數(shù)、板材介質(zhì)厚度、線寬、銅箔厚度有關(guān).由于特性阻抗是針對(duì)電磁波的定義,只有當(dāng)信號(hào)的波動(dòng)性占主導(dǎo)時(shí)才必須考慮,當(dāng)導(dǎo)線上所傳輸信號(hào)的頻率較低或上升時(shí)間較長(zhǎng)時(shí),信號(hào)的特性偏向于電子的移動(dòng)的粒子性,這時(shí)特性阻抗對(duì)信號(hào)帶來的影響微乎其微,采用經(jīng)典電路理論進(jìn)行分析即可.

2.基于信號(hào)完整性的PCB可靠性設(shè)計(jì)

2.1 串?dāng)_

電磁波在PCB傳輸線上傳播時(shí),在整個(gè)空間中尋找返回路徑,其中,由于電磁耦合而將相鄰的導(dǎo)線作為返回路徑而產(chǎn)生不期望的電壓或電流噪聲干擾,就是串?dāng)_.為了減小串?dāng)_,控制走線間距、減小平行走線的長(zhǎng)度是最直接的方法,但并不能完全消除,最常用的就是3W原則.在布線空間允許的條件下,在串?dāng)_嚴(yán)重的兩條信號(hào)線之間插入一條地線,可以減小兩條信號(hào)線間的耦合,進(jìn)而減小串?dāng)_.

2.2 疊層

疊層設(shè)計(jì)時(shí),最好是使傳輸線路徑上鄰近層的有完整的參考平面,在滿足特征阻抗的條件下,應(yīng)使導(dǎo)線層與參考平面間的介質(zhì)層盡可能薄,從而加大導(dǎo)線與參考平面間的耦合度,不僅是為電磁波傳輸提供優(yōu)質(zhì)的返回路徑,同時(shí)還能減少相鄰傳輸線的耦合串?dāng)_.由于表層只有一個(gè)參考平面,表層信號(hào)相鄰傳輸線的電場(chǎng)耦合比中間層的要強(qiáng),因而對(duì)串?dāng)_較敏感的信號(hào)線盡量布在上下鄰近層均為平面層的內(nèi)層.

2.3 過孔

當(dāng)傳輸線通過過孔換層時(shí),應(yīng)優(yōu)先保證參考同一個(gè)參考平面,這時(shí)過孔處的參考平面?zhèn)缺谧鳛檫@兩層信號(hào)縱向返回路徑.當(dāng)傳輸線換層參考的不是同一個(gè)地平面層,則需要在換層過孔附近增加地回流過孔將不同的兩個(gè)地平面層連接起來提供信號(hào)的縱向回流路徑.

當(dāng)信號(hào)從發(fā)送端到達(dá)過孔時(shí),一部分信號(hào)會(huì)繼續(xù)通過過孔和導(dǎo)線進(jìn)入到接收端,另一部分信號(hào)會(huì)沿著過孔短樁傳輸,當(dāng)?shù)阶钕露藭r(shí),由于下端是開路高阻抗,信號(hào)會(huì)沿反方向反射回去,這部分也會(huì)一部分沿著走線傳輸,另一部分回到發(fā)送端.兩者最終會(huì)在傳輸通道上進(jìn)行疊加,從而造成信號(hào)完整性問題.隨著傳輸線上電磁波信號(hào)頻率的提高,過孔短樁帶來的危害越大.為了減小短樁,導(dǎo)線換層設(shè)計(jì)時(shí)可使用過孔連接頂層和底層信號(hào),在成本允許的條件下使用背鉆、盲孔或埋孔設(shè)計(jì)消除短樁.另外,過孔設(shè)計(jì)時(shí)內(nèi)層未連線的孤立焊盤應(yīng)去除,這些孤立焊盤也屬于短樁.同樣的情況也出現(xiàn)在導(dǎo)線中,菊花鏈拓?fù)渚鸵蟾鞣种ПM量短,目的就是減小導(dǎo)線的短樁,從而減小信號(hào)反射.

2.4 電容

真實(shí)的電容,有寄生電阻、寄生電感,在自諧振頻率以下呈容性,這時(shí)阻抗隨著信號(hào)頻率的升高逐漸減小,在自諧振頻率點(diǎn)達(dá)到最低,自諧振頻率以上呈感性,隨著信號(hào)頻率的升高阻抗升高.當(dāng)導(dǎo)線通過過孔換層時(shí),如果換層前后參考不同網(wǎng)絡(luò)的平面層,在過孔附近應(yīng)增加電容連接兩平面,為傳輸線導(dǎo)通孔處縱向提供信號(hào)返回路徑.當(dāng)導(dǎo)線跨越參考平面分割壕溝時(shí),跨越處也應(yīng)設(shè)計(jì)連接壕溝兩側(cè)平面的電容,以填補(bǔ)信號(hào)的返回路徑,這種電容統(tǒng)稱為接縫電容.若沒有就近設(shè)計(jì)或無這種電容,將會(huì)增加信號(hào)回流面積,造成輻射和信號(hào)完整性問題.元器件的引腳、PCB焊盤、導(dǎo)線、過孔也有寄生RLC,高速信號(hào)的返回電流沿著電感最小路徑前進(jìn),工藝條件允許,應(yīng)盡量使用小尺寸的電容,以減少寄生RLC的影響.多個(gè)電容并聯(lián)時(shí),每一個(gè)電容引腳均需通過獨(dú)立過孔連接到大的地平面,相當(dāng)于將電容引腳與地平面的寄生電感并聯(lián),從而減輕寄生電感的影響.

AC耦合電容串接在信號(hào)中,在沒有規(guī)范要求的情況下,優(yōu)先靠近接收端放置,使非理想電容帶來的阻抗突變盡量晚發(fā)生,這樣已經(jīng)傳輸過一段路徑略微衰減后的信號(hào)反射帶來的影響就越小,如果是芯片與連接器連接,通常應(yīng)靠近連接器放置,以提供過電壓保護(hù).

2.5 阻抗匹配

信號(hào)只要遇到阻抗突變,在分界面出反射就會(huì)發(fā)生.通常反射可能發(fā)生在互連線拐角、過孔、T型結(jié)構(gòu)、接插件等處.信號(hào)反射(包括正向和反向),過沖、下沖、振鈴等信號(hào)完整性問題均是信號(hào)反射的結(jié)果.反射產(chǎn)生的原因是交界面兩側(cè)的電壓和電流都必須相等,為了使整個(gè)系統(tǒng)協(xié)調(diào)穩(wěn)定,交界面必須產(chǎn)生一個(gè)反射電壓平衡入射信號(hào)和傳輸信號(hào)之間不匹配的電壓和電流.阻抗匹配是指信號(hào)源、傳輸線和負(fù)載具有相同的阻抗,這時(shí)反射就不會(huì)發(fā)生,能量以最大功率傳遞到接收端而較少地?fù)p耗.

在信號(hào)源端阻抗低于傳輸線特征阻抗的情況下,PCB設(shè)計(jì)時(shí)在靠近源端的位置串聯(lián)一個(gè)電阻,相當(dāng)于和發(fā)送端內(nèi)部低阻抗串聯(lián),使源端的輸出阻抗與傳輸線的特征阻抗相匹配,達(dá)到消除源端反射的目的.在負(fù)載端阻抗高于傳輸線特征阻抗的情況下,PCB設(shè)計(jì)時(shí)靠近接收端增加并聯(lián)電阻,該電阻值必須與傳輸線的特征阻抗相近或相等,相當(dāng)于和接收端內(nèi)部高阻抗并聯(lián),使負(fù)載端等效阻抗與傳輸線的特征阻抗相匹配,達(dá)到消除負(fù)載端反射的目的.當(dāng)前一些芯片內(nèi)建ODT電阻,從而更有效地減少信號(hào)的反射.高速PCB設(shè)計(jì)時(shí),傳輸線阻抗具體控制值應(yīng)按照芯片或同軸電纜廠商及應(yīng)用場(chǎng)合的要求進(jìn)行.大多要求阻抗控制為50歐姆,主要原因是為了使信號(hào)傳輸損耗最小,大多數(shù)芯片及同軸電纜設(shè)計(jì)制造時(shí)就是針對(duì)50歐姆阻抗的傳輸線進(jìn)行的.

過孔是一個(gè)內(nèi)壁鍍銅的金屬管道,本身是阻抗突變點(diǎn),會(huì)導(dǎo)致阻抗變小.對(duì)于電源、地過孔,應(yīng)使用較大內(nèi)徑,以減小其寄生電感,對(duì)于信號(hào)過孔,在加工工藝允許的情況下,要使用內(nèi)徑較小的過孔、較小的外徑,在布線密度允許的情況下,導(dǎo)通孔的隔離焊盤也可適當(dāng)加大,這些做法不僅是為了提升過孔的阻抗,使阻抗變化變緩,同時(shí),也是是為了減小過孔的寄生電容,從而將過孔的自諧振頻率點(diǎn)往更高頻方向推移.

2.6 模數(shù)設(shè)計(jì)

模數(shù)混合PCB板,數(shù)字信號(hào)不可以干擾到模擬信號(hào),模擬信號(hào)布線不可以產(chǎn)生過多的寄生RLC.通常會(huì)要求進(jìn)行地平面的分割,但不應(yīng)該強(qiáng)行將模擬部分的地和數(shù)字部分的地完全分離,并用一個(gè)磁珠或電阻連接,因?yàn)榇胖榛螂娮瓒疾豢杀苊鈳в屑纳姼?在高頻電流時(shí),會(huì)對(duì)電流產(chǎn)生較大的阻抗,導(dǎo)致數(shù)字區(qū)域和模擬區(qū)域的地平面產(chǎn)生微細(xì)的位準(zhǔn)差異,影響采樣精度.對(duì)于單片ADC系統(tǒng),PCB設(shè)計(jì)時(shí)數(shù)模地可在靠近ADC芯片的正下方使用銅箔直接連接在一起,形成地連接橋.多片ADC時(shí),如果在每一個(gè)ADC芯片的下面都將模擬地和數(shù)字地用連接橋連接在一起,則模擬地和數(shù)字地之間就通過多點(diǎn)連接的橋形成環(huán)路電流,這種情況下,PCB設(shè)計(jì)時(shí)需將ADC芯片盡量靠近,只在ADC布局區(qū)域的下方將數(shù)字地和模擬地連接在一起.此外,需確保在所有層上沒有數(shù)字信號(hào)線位于模擬部分之上,也沒有任何模擬信號(hào)線位于數(shù)字部分之上.而且,任何信號(hào)線都不能跨越地間隙或是分割電源之間的間隙,從而避免形成環(huán)路天線或偶極天線而產(chǎn)生EMC問題.

3.可靠性PCB設(shè)計(jì)在實(shí)際工程中的應(yīng)用

3.1 電氣自動(dòng)化控制系統(tǒng)的基本組成

常規(guī)的電氣自動(dòng)化控制系統(tǒng),其輸入包括數(shù)字開入量和模擬量輸入,開入量采集現(xiàn)場(chǎng)開關(guān),刀閘等位置信息,模擬量輸入則是使用互感器,將待測(cè)的電壓和電流值調(diào)節(jié)到±5V或±10V等標(biāo)準(zhǔn)低電壓范圍信號(hào),然后對(duì)模擬信號(hào)進(jìn)行濾波、采樣保持、模數(shù)轉(zhuǎn)換產(chǎn)生主控制模塊所需的數(shù)字量.系統(tǒng)輸出主要為數(shù)字開出量,通過繼電器或光耦等隔離器件對(duì)外部相關(guān)接點(diǎn)進(jìn)行開、閉控制或輸出到外部接點(diǎn)啟動(dòng)另外回路.系統(tǒng)控制核心為主控制系統(tǒng),包括嵌入式微控制器、程序運(yùn)行RAM、程序、數(shù)據(jù)存儲(chǔ)Flash、通信接口等,按照預(yù)定程序完成各種電氣量測(cè)量、邏輯處理、計(jì)算和控制操作.

3.2 模擬量輸入系統(tǒng)PCB可靠性設(shè)計(jì)

互感器端,PCB設(shè)計(jì)需要確保一次端和機(jī)殼地的電氣絕緣間距、一次側(cè)和二次側(cè)輸出信號(hào)的電氣絕緣間距.模擬信號(hào)濾波最常用的是使用一階或二階RC低通濾波器,將高頻分量濾除,防止高頻分量混疊到后端信號(hào).PCB設(shè)計(jì)需將RC器件同一面布局,不可以通過過孔連接,這主要是為了消除過孔寄生RLC對(duì)濾波指標(biāo)的影響.有些ADC芯片內(nèi)置采樣保持,如果外置,則要確保這部分布線盡量粗、短且少過孔.由于在電力線路測(cè)量和保護(hù)系統(tǒng)中,需要對(duì)多相輸配電網(wǎng)絡(luò)的大量電流和電壓通道進(jìn)行同步采樣,因此通常需要使用多片ADC芯片進(jìn)行數(shù)據(jù)采集,PCB設(shè)計(jì)時(shí),需要將多片ADC靠近布局,地平面只能在多片ADC芯片布局區(qū)域下方形成地連接橋,且最好使用外部參考電壓源,這樣能夠消除不同內(nèi)部參考電壓的差別,基準(zhǔn)電壓產(chǎn)生器件需要布局在多片ADC的中間位置,確?；鶞?zhǔn)電壓均通過最短路徑到達(dá)每片ADC.

3.3 開關(guān)量輸入及輸出系統(tǒng)PCB可靠性設(shè)計(jì)

一次側(cè)和二次測(cè)通信主要通過開入量和開出量完成,為了抑制干擾,這類信號(hào)必須通過光耦或繼電器進(jìn)行電氣隔離,使用繼電器時(shí),PCB設(shè)計(jì)需保證繼電器開關(guān)節(jié)點(diǎn)與控制線圈的電氣絕緣距離,為了抑制線圈信號(hào)干擾,通常線圈信號(hào)與板內(nèi)二次控制信號(hào)也需要通過光耦隔離.使用光耦時(shí),PCB設(shè)計(jì)需要保證光耦前后級(jí)信號(hào)的電氣絕緣距離.

3.4 主控制模塊PCB可靠性設(shè)計(jì)要求

嵌入式系統(tǒng)在電氣自動(dòng)化控制系統(tǒng)的中應(yīng)用成為了主流,各子系統(tǒng)間的通信可以通過485總線、CAN總線、以太網(wǎng)電/光信號(hào)等進(jìn)行.終端電阻的目的就是為了消除在通信電纜中的信號(hào)反射,在RS-485總線和CAN總線的PCB設(shè)計(jì)中,需要2個(gè)終端電阻,PCB設(shè)計(jì)時(shí)應(yīng)放置在傳輸總線的兩端,其阻值要求等于傳輸電纜的特性阻抗,典型值為120歐姆,從而提高數(shù)據(jù)通信的抗干擾性及可靠行.以太網(wǎng)通信中MAC與PHY之間通信是通過各種MII總線完成的,該總線分為TX組(從MAC到PHY)和RX組(從PHY到MAC),在靠近各自的信號(hào)源端,PCB需進(jìn)行串聯(lián)阻抗匹配,串聯(lián)電阻值及信號(hào)線阻抗控制值的確定應(yīng)根據(jù)芯片廠商推薦處理.以太網(wǎng)差分對(duì)利用的是差分對(duì)信號(hào)間的耦合,當(dāng)兩條差分信號(hào)線距離很近時(shí),電流傳輸方向相反,電場(chǎng)相互耦合,磁場(chǎng)相互抵消,電磁輻射很小.不同差分線之間的間距要求間隔不能太小,至少應(yīng)大于3~5倍差分線間距.必要時(shí)在不同差分線對(duì)之間加地孔隔離以防止相互問的串?dāng)_,差分線設(shè)計(jì)中最重要的規(guī)則就是匹配線長(zhǎng),不等長(zhǎng)會(huì)產(chǎn)生相位誤差,信號(hào)頻率越高,影響越大.微控制器與RAM之間的信號(hào)通常為DDRX總線,多片RAM時(shí),地址、控制、命令信號(hào)會(huì)使用T型拓?fù)浠騀ly-by拓?fù)?從DDR3開始,一些支持讀寫平衡功能的主控制器外圍RAM必須使用Fly-by拓?fù)浣Y(jié)構(gòu)進(jìn)行設(shè)計(jì)才能滿足高速數(shù)據(jù)交換的要求.

4.結(jié)束語(yǔ)

在充分解析信號(hào)完整性本質(zhì)的基礎(chǔ)上,我們分析了典型的電氣自動(dòng)化控制系統(tǒng)的PCB可靠性設(shè)計(jì)要點(diǎn),這是一個(gè)PCB可靠性設(shè)計(jì)的實(shí)際應(yīng)用.要想進(jìn)一步提高整機(jī)PCB的可靠性,下一步工作一方面可以利用各種仿真軟件對(duì)PCB的信號(hào)完整性和電源完整性進(jìn)行仿真與分析,另一方面可以通過專業(yè)測(cè)試設(shè)備對(duì)分析結(jié)果進(jìn)行驗(yàn)證.

[1]牛賓,史黎黎.基于DDR3的PCB設(shè)計(jì)及仿真[J].計(jì)算機(jī)與網(wǎng)絡(luò),2017,43(12):64-66.

[2]黃蕾.基于目標(biāo)阻抗匹配的電源分配網(wǎng)絡(luò)設(shè)計(jì)優(yōu)化[J].兵工自動(dòng)化,2016,35(11):60-67.

[3]周忠山.DDR2高速PCB設(shè)計(jì)與信號(hào)完整性[J].電子技術(shù)與軟件工程.