基于虛擬儀器技術(shù)的DAC靜態(tài)參數(shù)測(cè)試系統(tǒng)

李岳　韓賓　權(quán)恩猛

摘 要：簡(jiǎn)要介紹了DAC靜態(tài)參數(shù)計(jì)算方法，對(duì)比、分析了全掃描、位掃描、比較法3種DAC靜態(tài)參數(shù)測(cè)試方法。結(jié)合虛擬儀器技術(shù)軟硬件在數(shù)據(jù)采集和儀器控制領(lǐng)域的強(qiáng)大功能，提出了一種基于虛擬儀器的DAC靜態(tài)參數(shù)測(cè)試系統(tǒng)。測(cè)試結(jié)果表明，該系統(tǒng)能夠良好、穩(wěn)定地計(jì)算DAC靜態(tài)參數(shù)，為DAC靜態(tài)測(cè)試技術(shù)提供了一個(gè)新的發(fā)展思路。

關(guān)鍵詞：靜態(tài)測(cè)試；DAC；虛擬儀器技術(shù)；LabVIEW

中圖分類號(hào)：TJ765.4 文獻(xiàn)標(biāo)識(shí)碼：A DOI：10.15913/j.cnki.kjycx.2017.03.016

數(shù)模轉(zhuǎn)換器（Digital-to-Analog Converter，DAC）作為數(shù)字信號(hào)向模擬信號(hào)轉(zhuǎn)換的關(guān)鍵接口，被廣泛應(yīng)用于通信、測(cè)試測(cè)量、自動(dòng)化和頻率合成等領(lǐng)域，行業(yè)需求和半導(dǎo)體自身的發(fā)展促使DAC向高速、高精度的方向發(fā)展。同時(shí)，DAC參數(shù)測(cè)試作為衡量此類器件電路性能的主要手段，研究數(shù)模轉(zhuǎn)換器參數(shù)測(cè)試方法具有十分重要的現(xiàn)實(shí)意義。隨著半導(dǎo)體行業(yè)的高速發(fā)展，日益增長(zhǎng)的性能需求也從客觀上對(duì)DAC測(cè)試技術(shù)提出了更高的要求。

虛擬儀器技術(shù)作為最新一代的儀器技術(shù)，是計(jì)算機(jī)和網(wǎng)絡(luò)對(duì)儀器技術(shù)發(fā)展的一次沖擊和融合。虛擬儀器技術(shù)分為高性能的模塊化硬件和無(wú)縫對(duì)接的軟件兩部分，測(cè)試用戶可以自己定義儀器功能，脫離了儀器廠商對(duì)測(cè)量?jī)x器功能固化的限制。同時(shí)，對(duì)于DAC性能參數(shù)測(cè)試，虛擬儀器技術(shù)具有自動(dòng)測(cè)試、網(wǎng)絡(luò)化、性能高、擴(kuò)展性強(qiáng)的特點(diǎn)，非常適合運(yùn)用于DAC測(cè)試過(guò)程中進(jìn)行數(shù)據(jù)采集、數(shù)據(jù)保存、波形顯示和數(shù)據(jù)結(jié)果分析等。

本文分析了DAC靜態(tài)參數(shù)計(jì)算方法，對(duì)比、分析了3種典型的DAC靜態(tài)測(cè)試方法，即全掃描、位掃描、比較法，闡述了3種方法的優(yōu)缺點(diǎn)。同時(shí)，采用高性能的數(shù)據(jù)采集硬件采集數(shù)模轉(zhuǎn)換器模擬輸出信號(hào)，將LabVIEW作為軟件平臺(tái)，編寫(xiě)參數(shù)測(cè)試過(guò)程后臺(tái)程序，控制數(shù)據(jù)采集和測(cè)試流程，采用低功耗的8位DAC樣片TLC5620搭建出高效、低成本的DAC靜態(tài)參數(shù)測(cè)試系統(tǒng)。測(cè)試實(shí)驗(yàn)表明，此系統(tǒng)測(cè)試結(jié)果準(zhǔn)確，測(cè)試速度快，非常適合應(yīng)用于DAC靜態(tài)參數(shù)測(cè)試領(lǐng)域。

1 DAC靜態(tài)參數(shù)測(cè)試基礎(chǔ)

1.1 DAC靜態(tài)參數(shù)測(cè)試指標(biāo)

DAC靜態(tài)參數(shù)實(shí)質(zhì)是檢測(cè)由集成電路在設(shè)計(jì)、生產(chǎn)、封裝時(shí)帶來(lái)的非理想因素。這些非理想因素可能是因?yàn)樯a(chǎn)工藝、物理缺陷、操作失誤等引發(fā)的，最后呈現(xiàn)的DAC產(chǎn)品只有經(jīng)過(guò)嚴(yán)格的測(cè)試之后才能投入到實(shí)際應(yīng)用中。

DAC最主要的靜態(tài)參數(shù)指標(biāo)有失調(diào)誤差（Offset Error）、增益誤差（Gain Error）、微分非線性誤差（Differential Nonlinearity Error，DNL）和積分非線性誤差（Integral Nonlinearity Error，INL）。

1.2 DAC靜態(tài)參數(shù)測(cè)試方法

DAC靜態(tài)參數(shù)測(cè)試實(shí)際上是一種小信號(hào)的測(cè)試，DAC分辨率位數(shù)越高，最低有效位所對(duì)應(yīng)的電壓就越小。在給被測(cè)DAC數(shù)字輸入端施加相應(yīng)的數(shù)字碼型時(shí)，每一位數(shù)字碼在模擬輸出端測(cè)試其輸出的模擬電壓，去除兩端跳躍和不穩(wěn)定的電壓波形，測(cè)量其中間線性的部分取平均。常用的DAC靜態(tài)參數(shù)測(cè)試方法有全掃描、位掃描和比較法。

全掃描也叫全碼測(cè)試法，就是對(duì)DAC每一個(gè)二進(jìn)制點(diǎn)進(jìn)行逐點(diǎn)掃描。被測(cè)試DAC的每一個(gè)二進(jìn)制點(diǎn)經(jīng)過(guò)掃描后，測(cè)試結(jié)果最精確。但是，全掃描方法需要測(cè)試2N個(gè)數(shù)據(jù)，測(cè)試過(guò)程繁多，測(cè)試時(shí)間比較長(zhǎng)。

位掃描是對(duì)被測(cè)DAC進(jìn)行逐位掃描，比較每一位的實(shí)際測(cè)量模擬輸出值與理想輸出值。對(duì)于1個(gè)N位DAC，只需要測(cè)試其N次模擬輸出值，測(cè)試速度比較快。

比較法是同時(shí)測(cè)量被測(cè)DAC與1個(gè)標(biāo)準(zhǔn)DAC，將被測(cè)DAC模擬輸出與標(biāo)準(zhǔn)DAC模擬輸出相減。參數(shù)計(jì)算時(shí)，要考慮到標(biāo)準(zhǔn)DAC本身的誤差值。這種方法快速、操作簡(jiǎn)便，但是，對(duì)標(biāo)準(zhǔn)DAC的精度和穩(wěn)定性要求比較高，而且標(biāo)準(zhǔn)DAC的分辨率位數(shù)至少要比被測(cè)DAC位數(shù)高4位，才能有效滿足DAC的測(cè)試需求。所以，這種方法對(duì)高于12位的DAC不太適用。

2 基于虛擬儀器的測(cè)試系統(tǒng)

虛擬儀器技術(shù)的主體思想是以軟件為核心，以計(jì)算機(jī)為載體。測(cè)試用戶可以根據(jù)其具體應(yīng)用領(lǐng)域，配合標(biāo)準(zhǔn)化的軟硬件設(shè)備，自定義用戶需求。一般情況下，硬件采用適合測(cè)試領(lǐng)域的數(shù)據(jù)采集模塊，軟件以LabVIEW為平臺(tái)執(zhí)行開(kāi)發(fā)測(cè)試程序。

DAC靜態(tài)參數(shù)測(cè)試系統(tǒng)需要給被測(cè)DAC數(shù)字碼型輸入端施加相應(yīng)的數(shù)字碼，計(jì)算和顯示采集模擬輸出端的輸出電壓，最后返回測(cè)試結(jié)果。

圖1為DAC靜態(tài)參數(shù)測(cè)試系統(tǒng)結(jié)構(gòu)圖。其中，參考電路接入被測(cè)DAC的REF參考電壓引腳，作為DAC模擬輸出的參考電壓，電源給被測(cè)DAC提供穩(wěn)定的工作電源，晶振電路給被測(cè)DAC提供相應(yīng)的時(shí)鐘頻率，濾波電路濾除測(cè)試過(guò)程中存在的噪聲。虛擬儀器硬件和軟件配合實(shí)施控制DAC的信號(hào)采集、分析、處理、計(jì)算和顯示。

圖2為在DAC數(shù)字端施加的數(shù)字碼型，最精確的測(cè)試方法是全掃描，但是，它測(cè)試時(shí)間太長(zhǎng)。這就促使測(cè)試用戶重新選擇一種數(shù)字代碼選擇方法來(lái)替代全碼測(cè)試。圖2所示的數(shù)字代碼是在位掃描基礎(chǔ)之上的，不但要考慮DAC內(nèi)部每一個(gè)單元出現(xiàn)系統(tǒng)誤差和隨機(jī)誤差的情況，還考慮到數(shù)字碼型之間可能出現(xiàn)的相互干擾的情況。

圖3為DAC靜態(tài)測(cè)試后臺(tái)程序，主要包括設(shè)置DAQ采集模塊的通道和采樣率。通過(guò)調(diào)用DAQ采集驅(qū)動(dòng)程序采集到DAC輸出電壓值，再通過(guò)計(jì)算將測(cè)試結(jié)果返回到前面板進(jìn)行顯示。后臺(tái)程序?qū)?yīng)前面板，即測(cè)試的人機(jī)界面，主要包括了DAC信號(hào)采集參數(shù)設(shè)置、用戶管理、數(shù)據(jù)保存的功能，DAC模擬輸出端信號(hào)波形實(shí)時(shí)顯示，測(cè)量數(shù)據(jù)實(shí)時(shí)顯示，并且保存在用戶指定儲(chǔ)存文件夾下。

3 測(cè)試結(jié)果分析

本文采用了一款低功耗串行8位電壓輸出型數(shù)模轉(zhuǎn)化器TLC5620來(lái)搭建基于虛擬儀器技術(shù)的DAC測(cè)試系統(tǒng)。測(cè)試系統(tǒng)數(shù)字輸入模塊是PXI-6541數(shù)字波形發(fā)生器，該模塊每個(gè)通道方向可控，具有高容量的板載內(nèi)存，適合高速測(cè)試場(chǎng)合。DAC測(cè)試系統(tǒng)模擬采集模塊采用的是PXIe-6366高性能數(shù)據(jù)采集設(shè)備。該模塊具有高處理能力的PCI Express總線、NI-STC3定時(shí)和同步技術(shù)，保證了模擬數(shù)據(jù)采集的穩(wěn)定性和可靠性。特別需要注意的是，模擬輸出數(shù)據(jù)采集與DAC時(shí)鐘要匹配，才能正確采集到數(shù)據(jù)。測(cè)試過(guò)程如圖4所示。

圖4是在人機(jī)界面觀察到的DAC靜態(tài)參數(shù)測(cè)試實(shí)時(shí)數(shù)據(jù)和波形圖，模擬輸出波形對(duì)應(yīng)數(shù)字輸入碼型，模擬輸出實(shí)時(shí)數(shù)據(jù)記錄在TDMS文件里，保存在測(cè)試用戶自定義的保存路徑下。

圖5是DAC靜態(tài)參數(shù)測(cè)試模擬輸出結(jié)果經(jīng)過(guò)最小二乘擬合出的曲線。由該曲線可以看出，被測(cè)DAC模擬輸出的性能，理想的DAC模擬輸出曲線應(yīng)該為一條斜線。

表1是實(shí)驗(yàn)室環(huán)境下幾種靜態(tài)測(cè)試方法的測(cè)試結(jié)果對(duì)比情況，最大值是TLC5620數(shù)據(jù)表給出的測(cè)試極端情形。最大值是一個(gè)范圍，超出最大值表示DAC被損壞或不正常。全掃描靜態(tài)測(cè)試方法與位掃描靜態(tài)測(cè)試方法的結(jié)果相差不大。這說(shuō)明2種方法的測(cè)試精度差不多，但是，位掃描靜態(tài)測(cè)試方法的測(cè)試速

度更快。

4 結(jié)論

本文提出了一種基于虛擬儀器技術(shù)的DAC靜態(tài)參數(shù)測(cè)試系統(tǒng)，將虛擬儀器技術(shù)自動(dòng)化測(cè)試、性能高、擴(kuò)展性強(qiáng)的特點(diǎn)與DAC靜態(tài)參數(shù)測(cè)試過(guò)程相融合。測(cè)試結(jié)果表明，系統(tǒng)能夠良好地測(cè)試DAC靜態(tài)參數(shù)，采用不同的測(cè)試方法將會(huì)有不同的測(cè)試精度和測(cè)試速度。

參考文獻(xiàn)

[1]Vedral Josef，F(xiàn)exa Pavel.DAC Testing Using Impulse Signals.Metrology Etrology and Measurement Systems， 2012，19（1）：105-114.

[2]張鳴.談“虛擬儀器”的應(yīng)用技術(shù)與發(fā)展[J].信息通信，2015（02）：145-146.

[3]Zhongyuan Wang，Yongheng Shang，Jiarui Liu.A LabVIEW based automatic test system for sieving chips. Measurement，2013，46（1）：402-410.

[4]Van Den Bosch A，Steyaert M，Sansen W.An accurate statistical yield modei for CMOS current-steering D/A coverters.Analog Intergrated Circuits and Signal Processing，2001，29（3）：173-180.

[5]accigalupi Aldo，D'Arco Mauro，Liccardo Annalisa.Testing high resolution DACs：A contribution to draft standard IEEE P1658.Measurement，2011，44（6）：1044-1052.

[6]Yuhua Liang，Zhangming Zhu，Ruixue Ding.Calibration algorithm for 16-bit voltage-mode R-2R DAC. Microelectronics Journal，2015，46（10）：963-969.

[7]劉路揚(yáng)，張虹，張碚，等.DDS專用芯片靜態(tài)參數(shù)測(cè)試方法研究[J].計(jì)算機(jī)與數(shù)字工程，2015，43（1）：70-74.

[8]吳炎，夏虹，尹夢(mèng)薇.基于虛擬儀器技術(shù)的計(jì)算機(jī)測(cè)控實(shí)驗(yàn)平臺(tái)研究[J].中國(guó)高新技術(shù)企業(yè)，2015（7）：20-21.

〔編輯：白潔〕