EDA技術(shù)在數(shù)字邏輯電路實(shí)驗(yàn)中的改革

桂林電子科技大學(xué)信息與通信學(xué)院 劉 濤

桂林電子科技大學(xué)信息科技學(xué)院 楊藝敏

EDA技術(shù)在數(shù)字邏輯電路實(shí)驗(yàn)中的改革

桂林電子科技大學(xué)信息與通信學(xué)院 劉 濤

桂林電子科技大學(xué)信息科技學(xué)院 楊藝敏

針對傳統(tǒng)數(shù)字邏輯電路實(shí)驗(yàn)存在的缺點(diǎn)，為適應(yīng)現(xiàn)代教育人才培養(yǎng)的需求，對其進(jìn)行教學(xué)改革探討。通過在實(shí)驗(yàn)教學(xué)內(nèi)容和實(shí)驗(yàn)設(shè)備上采取相對應(yīng)的措施，提高了學(xué)生的學(xué)習(xí)積極性，教學(xué)效果得到明顯改善。

數(shù)字邏輯電路實(shí)驗(yàn)；教學(xué)改革；EDA技術(shù)

數(shù)字邏輯電路實(shí)驗(yàn)是高等院校電子信息類專業(yè)一門重要的實(shí)驗(yàn)課程，它的任務(wù)是為培養(yǎng)應(yīng)用型的電子技術(shù)人才提供必要的實(shí)驗(yàn)技能。傳統(tǒng)的數(shù)字邏輯電路實(shí)驗(yàn)教學(xué)在很多方面都存在缺點(diǎn)，不適合現(xiàn)代教育的發(fā)展，已經(jīng)不能滿足對人才培養(yǎng)的需要，教學(xué)內(nèi)容和教學(xué)方法的改革的趨勢勢不可擋[1].電子設(shè)計自動化（Electronic Design Automation，EDA）是以可編程邏輯器件為基礎(chǔ)，以計算機(jī)為工作平臺，以EDA工具軟件為開發(fā)環(huán)境，以硬件描述語言（HDL）為電子系統(tǒng)功能描述主要方式。EDA技術(shù)是現(xiàn)代電子設(shè)計的核心，代表了現(xiàn)代電子技術(shù)的發(fā)展方向。

1.傳統(tǒng)數(shù)字邏輯電路實(shí)驗(yàn)現(xiàn)狀

我校數(shù)字邏輯電路實(shí)驗(yàn)中心是面向全校相關(guān)專業(yè)開設(shè)獨(dú)立實(shí)驗(yàn)課程和課內(nèi)外實(shí)訓(xùn)。學(xué)生在學(xué)習(xí)門電路的參數(shù)特性、組合邏輯電路、觸發(fā)器、時序邏輯電路等基本的理論內(nèi)容后，要能把這些相關(guān)的課程內(nèi)容理解并應(yīng)用到實(shí)踐當(dāng)中。在現(xiàn)有的數(shù)字邏輯實(shí)驗(yàn)中心，配有相對應(yīng)的實(shí)驗(yàn)箱，可以在實(shí)驗(yàn)箱上進(jìn)行門電路的特性測試、數(shù)據(jù)選擇器、計數(shù)器、編碼器、觸發(fā)器、多諧振蕩器等實(shí)驗(yàn)[2]。學(xué)生進(jìn)行課外實(shí)訓(xùn)，也可以制作PCB板，配合實(shí)驗(yàn)箱來進(jìn)行調(diào)試，是一個傳統(tǒng)的電子電路實(shí)驗(yàn)室，因此存在很多不足，如實(shí)驗(yàn)內(nèi)容和規(guī)模受到限制、可以實(shí)現(xiàn)的功能單一、效率低、損耗大、并且實(shí)驗(yàn)箱經(jīng)過多次插拔，容易電接觸性能不穩(wěn)定，部分學(xué)生的動手能力不是很強(qiáng)，容易產(chǎn)生厭學(xué)心理。

2.EDA技術(shù)的特點(diǎn)

EDA技術(shù)是以計算機(jī)為工作平臺，以EDA軟件工具為開發(fā)環(huán)境，利用硬件芯片為目標(biāo)器件，把原來硬件的大部分工作轉(zhuǎn)換成在EDA軟件平臺上，實(shí)現(xiàn)軟硬設(shè)計。EDA軟件品種繁多，如PSPICE、Mul ti sim、Maxplus II、Quartus II等等。目前由于我?，F(xiàn)在與ALTERA公司共同建立了EDA實(shí)驗(yàn)室，所以我校的工科電類專業(yè)學(xué)生較常用的軟件主要是Quartus II軟件。Quartus II軟件是可編程邏輯器件開發(fā)系統(tǒng)，使用者不需要精通器件內(nèi)部的復(fù)雜結(jié)構(gòu)，就可以用原理圖輸入或者硬件描述語言建立設(shè)計，設(shè)計速度非?？?。該軟件特點(diǎn)主要體現(xiàn)在設(shè)計輸入方式的多樣性和靈活性，特別是原理圖輸入等方式被認(rèn)為是最友善的PLD開發(fā)工具。

我校的共建實(shí)驗(yàn)室共配備了100臺計算機(jī)，購買了相對應(yīng)的仿真實(shí)驗(yàn)箱，可開設(shè)簡單的、數(shù)據(jù)選擇器、計數(shù)器、編碼器、觸發(fā)器等實(shí)驗(yàn)，還可以實(shí)現(xiàn)一些復(fù)雜的設(shè)計，如交通燈的設(shè)計、萬年歷的設(shè)計、數(shù)字頻率計的設(shè)計、密碼鎖的設(shè)計等等。

3.EDA在數(shù)字邏輯電路實(shí)驗(yàn)改革的思路

將EDA仿真技術(shù)引入到數(shù)字邏輯電路實(shí)驗(yàn)中，既可以讓學(xué)生掌握電路板設(shè)計的優(yōu)勢，又可以了解現(xiàn)代主流的芯片設(shè)計的優(yōu)點(diǎn)，可以把這二者的優(yōu)勢全部發(fā)揮出來。實(shí)驗(yàn)教學(xué)分兩個步驟完成：第一步驟在傳統(tǒng)的實(shí)驗(yàn)箱上完成，學(xué)生完成較為簡單的實(shí)驗(yàn)項目，培養(yǎng)學(xué)生的基本動手能力，立足讓每個學(xué)生都能獨(dú)立完成；第二步驟在EDA實(shí)驗(yàn)室和傳統(tǒng)實(shí)驗(yàn)箱上結(jié)合完成，采用難度較大的設(shè)計性題目，要求學(xué)生獨(dú)立完成設(shè)計和測試仿真，培養(yǎng)學(xué)生的綜合能力。改革的目標(biāo)是能讓學(xué)生不但會利用中小規(guī)模集成電路來完成電路的硬件設(shè)計，而且學(xué)會用EDA工具來完成較為復(fù)雜電路的軟設(shè)計，從而提高學(xué)生采用現(xiàn)代電子設(shè)計技術(shù)進(jìn)行電路設(shè)計的能力。

4.EDA技術(shù)在數(shù)字邏輯電路實(shí)驗(yàn)中的應(yīng)用實(shí)例

以設(shè)計一個七進(jìn)制加法計數(shù)器為例來討論EDA在數(shù)字邏輯電路實(shí)驗(yàn)中的具體應(yīng)用。在傳統(tǒng)的實(shí)驗(yàn)箱中實(shí)現(xiàn)七進(jìn)制是利用74LS192芯片和74LS20芯片來實(shí)現(xiàn)。在以往的教學(xué)過程中發(fā)現(xiàn)，大部分學(xué)生不能獨(dú)立完成這個實(shí)驗(yàn)，觀察不到實(shí)驗(yàn)的結(jié)果。采用EDA技術(shù)來實(shí)現(xiàn)七進(jìn)制，基本所有學(xué)生都能在實(shí)驗(yàn)課程中就可以理解。

Verilog HDL代碼如下：

在Quartus II9.0軟件上進(jìn)行編輯、編譯、綜合、適配、仿真之后，得到如圖1所示的仿真波形。項目下載/配置到相對應(yīng)的實(shí)驗(yàn)箱，學(xué)生可以很直觀的觀察到計數(shù)器的邏輯功能。

圖1 七進(jìn)制計數(shù)器仿真波形圖波形圖顯示的邏輯功能和設(shè)計的完全一樣，最后將設(shè)計的

5 結(jié)束語

在數(shù)字邏輯電路中引入EDA技術(shù)，讓學(xué)生在此基礎(chǔ)上可以利用多種不同的設(shè)計方案來實(shí)現(xiàn)電路，這樣可以激發(fā)學(xué)生的學(xué)習(xí)積極性，并且能讓學(xué)生逐漸將新技術(shù)手段應(yīng)用到實(shí)踐中，極大提高學(xué)生的創(chuàng)新能力。

[1]于海濤,王玉松.電子技術(shù)課程設(shè)計中引入EDA技術(shù)的探討[J].實(shí)驗(yàn)科學(xué)與技術(shù),2008, 6 (8):14 -16.

[2]王斌.淺論開放實(shí)驗(yàn)室教學(xué)與創(chuàng)新人才培養(yǎng)[J].實(shí)驗(yàn)室科學(xué),2008(1):35 - 37.

ZJW21004廣西大學(xué)生電子設(shè)計競賽培訓(xùn)體系構(gòu)建與研究。

劉濤，講師，碩士研究生，研究方向?yàn)闊o線通信。楊藝敏，講師，碩士研究生，研究方向位信號處理。