基于軟件通信體系結(jié)構(gòu)的波形FPGA軟件設(shè)計(jì)方法

余曉玫+高飛

摘 要： 通過對(duì)通信波形進(jìn)行硬件抽象層設(shè)計(jì)及波形組件劃分，提出一種基于通信體系結(jié)構(gòu)的波形FPGA軟件設(shè)計(jì)與實(shí)現(xiàn)方法。通過對(duì)FPGA的軟件工作流程、波形組件、硬件平臺(tái)、軟件層次結(jié)構(gòu)、抽象層的設(shè)計(jì)方法與連接、波形組件的實(shí)現(xiàn)方法等分析與研究，較好地實(shí)現(xiàn)了軟件和硬件分離，以及組件化的設(shè)計(jì)思想，最大限度地實(shí)現(xiàn)了FPGA軟件的移植重用。

關(guān)鍵詞： 軟件通信體系結(jié)構(gòu)； 波形； FPGA軟件； 設(shè)計(jì)方法

中圖分類號(hào)： TN92?34 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2017）01?0010?03

Abstract： A design and implementation method of the waveform FPGA software based on communication architecture is proposed by designing the hardware abstraction layer and dividing the waveform component of the communication waveform. The software workflow， waveform component， hardware platform， software hierarchical structure， abstraction layer design method and connection， and waveform component realization method of FPGA are analyzed and researched to realize the separation of software and hardware greatly， componentization design thought， and FPGA software transplant and reuse to the maximum extent.

Keywords： software communication architecture； waveform； FPGA software； design method

0 引 言

軟件通信體系結(jié)構(gòu)（SCA）對(duì)軟、硬件體系架構(gòu)和波形組件管理具有重要的指導(dǎo)意義，它是無線電軟、硬件體系架構(gòu)及波形應(yīng)用程序接口（API）應(yīng)當(dāng)遵循的規(guī)范和嵌入式、分布式通信波形組件管理、配置、互連互通的標(biāo)準(zhǔn)。現(xiàn)場可編程門陣列（FPGA）是一款基于通信體系結(jié)構(gòu)的信號(hào)處理器件，通過編程改變處理器的配置信息，滿足不同的設(shè)計(jì)功能 [1?5]。FPGA的設(shè)計(jì)集中在芯片中，由配置器件內(nèi)部的輸入/輸出端口、邏輯功能完成設(shè)計(jì)操作，這種設(shè)計(jì)破解了傳統(tǒng)數(shù)字印刷電路設(shè)計(jì)的難度和工作量，設(shè)計(jì)靈活，電路性能優(yōu)異、使用效率高，集成度、編程速度和可靠性優(yōu)于傳統(tǒng)數(shù)字電路系統(tǒng)[6]。

當(dāng)前主流的FPGA在邏輯架構(gòu)上已從僅含一種基本邏輯塊的同構(gòu)FPGA發(fā)展為具有多種邏輯塊的異構(gòu)FPGA，同時(shí)在互連線上包含了直線、扭線和拐線結(jié)構(gòu)，設(shè)計(jì)越來越復(fù)雜，貫穿整個(gè)FPGA的是直線在水平方向和垂直方向的互連線，這也是直線的特點(diǎn)，其主要用于全局的復(fù)位線、時(shí)鐘線等，且改直線經(jīng)過tile時(shí)并不需要偏移。FPGA的扭線主要用于多倍線、長線等，每個(gè)tile之間的連接方式是由互連線以循環(huán)交錯(cuò)的方式連接完成。FPGA互連線的拐線結(jié)構(gòu)主要由水平和垂直方向的多段扭線連接組成[7?9]。FPGA的測試技術(shù)主要測試芯片資源，因?yàn)樾酒Y源是該器件的核心部件，由編程驗(yàn)證各單元邏輯功能是否正確并且要求編程覆蓋FPGA所有的連線資源、邏輯資源[10]。基于此，本文對(duì)通信波形進(jìn)行硬件抽象層設(shè)計(jì)及波形組件劃分，提出一種基于通信體系結(jié)構(gòu)的波形FPGA軟件設(shè)計(jì)方法。

1 FPGA工作流程與波形組件

1.1 FPGA工作流程

信號(hào)處理模塊FPGA由中頻處理設(shè)備、射頻控制設(shè)備、基帶協(xié)處理組件等組成，F(xiàn)PGA的工作部分是硬件抽象層，信號(hào)處理模塊FPGA的幾個(gè)部件間及部件與外部部件數(shù)據(jù)和信息的交換就是由硬件抽象層通過統(tǒng)一、標(biāo)準(zhǔn)的接口完成部件間或部件與外部的信息交換[11?14]。該硬件抽象層接口協(xié)議包括常用的多種并行、串行、高速串行總線等，支持任意接口之間的數(shù)據(jù)轉(zhuǎn)發(fā)和可打斷數(shù)據(jù)及不可打斷數(shù)據(jù)，可以實(shí)現(xiàn)配置多種數(shù)據(jù)位寬和任意接口和波形組件之間的數(shù)據(jù)傳輸以及仲裁傳輸優(yōu)先級(jí)數(shù)據(jù)信息。其工作流程如圖1所示。

1.2 FPGA波形組件

波形是指為完成無線通信雙方信息間的無線傳輸采取變換信息傳輸所有協(xié)議的系列變化過程，波形變化可以完成用戶輸入信息、射頻頻入、輸出等功能，實(shí)現(xiàn)無線電臺(tái)和用戶信息的交流。FPGA采用不同類型的存儲(chǔ)器實(shí)現(xiàn)可編程功能，對(duì)于一種較復(fù)雜的波形來說，由波形的定義可知它包含了許多種變換，因此，需要較多的硬件、軟件實(shí)現(xiàn)變換功能。

FPGA波形組件組成部門主要包括信源編譯碼、信道編譯碼和調(diào)制解調(diào)等，其內(nèi)部由多個(gè)模塊實(shí)現(xiàn)不同通信體制的功能。波形組件屬于獨(dú)立于硬件的功能模塊，模塊間以接口相連，各自具備自身模塊的功能，是實(shí)現(xiàn)執(zhí)行和可重用通信功能的軟件應(yīng)用程序，模塊和接口共同構(gòu)成波形組件庫。圖2為波形組件劃分的示意圖，圖中RF表示射頻設(shè)備、IF表示中頻設(shè)備、I/O表示用戶接口設(shè)備、BCP表示基帶協(xié)處理組件、BP表示媒體鏈路組件、MAC表示媒體接入組件、NET表示無線網(wǎng)絡(luò)組件、Safe表示安全/密碼設(shè)備、LLC表示邏輯鏈路組件。

波形組件為了方便跨平臺(tái)移植、集成硬件抽象層，采用相應(yīng)的功能模塊封裝對(duì)應(yīng)的通信波形軟件。與此同時(shí)，波形組件劃分原則是參照高內(nèi)聚低耦合和分而治之進(jìn)行，其中RF，IF，BCP部署在FPGA上，BP，MAC部署在DSP上，LLC，NET，Safe，I/O部署在GPP上。

2 無線通信的FPGA軟件設(shè)計(jì)與實(shí)現(xiàn)

2.1 FPGA硬件平臺(tái)原理

為實(shí)現(xiàn)數(shù)字信號(hào)處理的功能，硬件平臺(tái)采用如圖3所示的基本結(jié)構(gòu)。具體分析如下：AD9862芯片是進(jìn)行模擬信號(hào)采集轉(zhuǎn)化為數(shù)字信號(hào)的裝置；FPGA芯片和AD9862芯片之間的連接是通過高速并行接口與A/D接口和D/A接口完成，用于實(shí)現(xiàn)數(shù)字信號(hào)的處理工作；DSP6416芯片和FPGA芯片的通信連接由EMIF接口完成，該接口無需時(shí)鐘信號(hào)，接口模式為異步接口，只進(jìn)行低速的數(shù)據(jù)傳輸，該接口傳輸?shù)淖x寫信號(hào)可以完成DSP響應(yīng)硬件中斷操作和FPGA的讀寫操作。

2.2 FPGA抽象層的設(shè)計(jì)方法與連接

在通信體系結(jié)構(gòu)剛開始的嵌入式系統(tǒng)是由ASIC完成，但是隨著FPGA芯片計(jì)算傳輸速度的加快，為了提高波形應(yīng)用軟件的可移植性和可升級(jí)性，實(shí)現(xiàn)更加接近電臺(tái)天線并擴(kuò)展電臺(tái)平臺(tái)的邊界，作為可編程的硬件設(shè)備，F(xiàn)PGA芯片應(yīng)用到通信體系結(jié)構(gòu)中可以實(shí)現(xiàn)上述要求。這是因?yàn)椋現(xiàn)PGA芯片的物理輸入輸出端口未從應(yīng)用程序中抽象出來，在移植新平臺(tái)時(shí)無需像通用處理器和DSP芯片改變接口，這得益于FPGA中的任何算法都是根據(jù)具體邏輯電路計(jì)算完成，提高波形的可移植性對(duì)SCA和FPGA都十分重要，可移植性和可升級(jí)性的實(shí)現(xiàn)可以節(jié)約時(shí)間、減少復(fù)雜的操作。

FPGA抽象層的設(shè)計(jì)方法是通過工具軟件對(duì)硬件描述語言設(shè)計(jì)完成，在語言設(shè)計(jì)過程中包括綜合分析、實(shí)現(xiàn)編程和下載編程，而FPGA抽象層的算法設(shè)計(jì)是對(duì)不同接口采用抽象對(duì)應(yīng)的HAL模塊化設(shè)計(jì)出通用的HC對(duì)外接口計(jì)算完成，具體設(shè)計(jì)連接見圖4。

圖4表示硬件抽象層的連接實(shí)現(xiàn)，圖中“○”代表HAL?C端點(diǎn)，即抽象連接開始的地方，HAL?C是SCA的硬件抽象層連接專用硬件補(bǔ)充規(guī)范引入的，該通信機(jī)制與硬件平臺(tái)無關(guān)；HC表示波形組件，HAL表示硬件對(duì)外端口的抽象，HAL?C提供的通用通信API可以實(shí)現(xiàn)最小化的硬件平臺(tái)通信機(jī)制對(duì)軟件設(shè)計(jì)的影響，最小化的影響有助于減少軟件移植過程重復(fù)編寫代碼，提高了新建平臺(tái)的可移植性和可升級(jí)性，實(shí)現(xiàn)了開發(fā)系統(tǒng)波形與硬件平臺(tái)的有效分離，既節(jié)約了時(shí)間，也減少了移植成本費(fèi)用。HAL?C API也為波形組件提供了一個(gè)底層的通信接口，其中，底層API接口可以實(shí)現(xiàn)波形組件1，波形組件2的通信功能，兩個(gè)組件的通信不是直接進(jìn)行而是通過HAL?C提供的通信機(jī)制實(shí)現(xiàn)。因此，組件開發(fā)者把數(shù)據(jù)發(fā)送到硬件對(duì)外端口即可實(shí)現(xiàn)硬件抽象層具體數(shù)據(jù)的傳輸。

2.3 FPGA波形組件的實(shí)現(xiàn)方法

FPGA波形組件的實(shí)現(xiàn)方法需要?jiǎng)澐植ㄐ谓M件，劃分的方法主要是指把中頻處理設(shè)備、射頻控制設(shè)備、基帶協(xié)處理組件等安排在FPGA上，實(shí)現(xiàn)器件正常運(yùn)行。具體FPGA波形組件實(shí)現(xiàn)方法以中頻處理設(shè)備為例進(jìn)行系統(tǒng)論述。

圖5為中頻處理設(shè)備API接口定義，API分為A1，A2，B，C1，C2，E，F(xiàn)，G，K，H共10個(gè)部分。其中，F(xiàn)部分的IFProcDataConsumer接口來自于D部分的Packet：PayloadStatus接口，為了更好地理解接口間的連接，采用自定義一個(gè)E部分的pushPacket函數(shù)，同時(shí)該接口被基帶協(xié)處理組件調(diào)用，使中頻處理設(shè)備獲得下行數(shù)據(jù)。自定義pushPacket函數(shù)的原型為pushPacket（in CF：：OctetSequence payload）。中頻處理設(shè)備發(fā)送過來的上行數(shù)據(jù)接收工作可由F部分的IFProcDataConsumer接口完成。

F部分IFProcDataProducer接口屬于中頻設(shè)備控制接口并且來自于G部分PayloadControl接口，該接口通常在波形初始化或由基帶處理組件在運(yùn)行時(shí)調(diào)用兩個(gè)接口之間相互配合接收的上層數(shù)據(jù)，主要功能是實(shí)現(xiàn)用戶傳輸分組長度的功能，進(jìn)而實(shí)現(xiàn)一系列的參數(shù)配置工作，使得各層之間有機(jī)結(jié)合。

3 結(jié) 語

通過對(duì)通信波形進(jìn)行硬件抽象層設(shè)計(jì)及波形組件劃分，提出一種基于通信體系結(jié)構(gòu)的波形FPGA軟件設(shè)計(jì)與實(shí)現(xiàn)方法。該方法使得多個(gè)通信波形的各波形組件能夠運(yùn)行在通用的、開放式的硬件平臺(tái)上，良好地實(shí)現(xiàn)了軟件和硬件分離，以及組件化的設(shè)計(jì)思想，最大限度地實(shí)現(xiàn)了FPGA軟件的移植重用。通信體系結(jié)構(gòu)的波形FPGA是目前比較先進(jìn)的軟件通信體系結(jié)構(gòu)的設(shè)計(jì)方法和思想，實(shí)現(xiàn)波形的可移植性和可升級(jí)性是無線通信設(shè)備頂端設(shè)計(jì)的直觀反映。今后，制定適合實(shí)際情況的FPGA軟件對(duì)將來無線通信系統(tǒng)體系的設(shè)計(jì)及使用模式將起到指導(dǎo)性的作用。

參考文獻(xiàn)

[1] 洪錫軍，劉獻(xiàn)科，張激.基于SCA的無線通信技術(shù)研究[J].計(jì)算機(jī)工程，2005，31（8）：120?122.

[2] 孫曉東.FPGA軟件設(shè)計(jì)[J].電腦編程技巧與維護(hù)，2010，12（2）：5?6.

[3] 鄧剛，高宏偉，周軍輝，等.FPGA上SCA波形組件接口的設(shè)計(jì)與實(shí)現(xiàn)[J].信息通信，2012（4）：16?19.

[4] 郭銳，范建華.FPGA硬件抽象層連接的設(shè)計(jì)與實(shí)現(xiàn)[J].中國新通信，2007（2）：60?63.

[5] 劉暢，李智.基于FPGA的任意波形發(fā)生器的設(shè)計(jì)[J].微計(jì)算機(jī)信息，2010，26（2）：130?132.

[6] 丁暉，李靖，唐文杰.基于FPGA 軟件/硬件協(xié)同設(shè)計(jì)模式[J].計(jì)算機(jī)與數(shù)字工程，2010，38（9）：115?116.

[7] 孫佩剛，趙海，張文波，等.基于軟件通信體系結(jié)構(gòu)的波形實(shí)現(xiàn)及其研究[J].計(jì)算機(jī)工程，2006，32（17）：170?172.

[8] 王琳，劉濤，余秀美.基于軟件通信體系結(jié)構(gòu)的波形組件化開發(fā)技術(shù)研究[J].移動(dòng)通信，2011（6）：68?71.

[9] 郭銳，范建華.軟件無線電臺(tái)中FPGA波形的可移植性[J].山西電子技術(shù)，2007（2）：60?61.

[10] 石賊弟，電小璜，煉錟可.一種基于軟件通信體系結(jié)構(gòu)的波形組件動(dòng)態(tài)部署方法[J].計(jì)算機(jī)測量與控制，2014，22（9）：3058?3061.

[11] 邱永紅，朱勤.基于軟件通信體系結(jié)構(gòu)的無線通信系統(tǒng)研究[J].系統(tǒng)工程與電子技術(shù)，2004，26（5）：621?623.

[12] 常濟(jì)崧，吳宇，施峻武.基于SCA的可移植FPGA波形組件接口設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2010，33（4）：79?82.

[13] 劉攀，周強(qiáng)，朱珂，等.基于VPR的層次式FPGA結(jié)構(gòu)描述方法研究[J].微電子學(xué)，2009，39（1）：105?111.

[14] 孫黎，張濤，周珊.基于ATE的FPGA 軟件自動(dòng)化測試技術(shù)的研究[J].計(jì)算機(jī)技術(shù)與發(fā)展，2014，24（8）：6?10.

[15] 邱永紅.無線通信波形描述方法研究[J].電視技術(shù)，2007，47（5）：19?24.