高性能寬帶中頻信號處理方法研究

董 志,巴俊皓,黃芝平, 劉純武

(國防科技大學(xué) 機電工程與自動化學(xué)院，長沙 410073)

高性能寬帶中頻信號處理方法研究

董 志,巴俊皓,黃芝平, 劉純武

(國防科技大學(xué) 機電工程與自動化學(xué)院，長沙 410073)

高速模數(shù)轉(zhuǎn)換器的采樣速度達到了GSPS(每秒109次)量級，帶寬和量化精度的提升對電路的工作條件提出了更高的要求;分析了高速采樣中制約無雜散動態(tài)范圍的因素，并從實踐的角度提出了改善的方案，設(shè)計了一套雙通道通用中頻信號處理硬件平臺;測試結(jié)果說明系統(tǒng)功能正常,達到了140 MHz或70 MHz中心頻率信號輸入時無雜散動態(tài)范圍80 dB的性能指標(biāo)。

高性能; 寬帶; 中頻信號

0 引言

通信技術(shù)中，中頻(intermediate frequency, IF)信號是指外差式接收機經(jīng)過混頻器下變頻得到的信號[1]。這種結(jié)構(gòu)能夠有效的降低處理電路的要求。廣義的中頻信號也可以指信號的頻率范圍，一般泛指通信系統(tǒng)中中頻信號所用的頻率范圍。一般中頻信號能夠使用電路的集總參數(shù)進行分析，頻率通常小于500 MHz。

測量帶寬是儀器非常關(guān)鍵的一個指標(biāo)。例如對于頻譜儀來說，通過提高實時測量帶寬，可以減少掃頻點數(shù)并加快測量速度。提高實時帶寬也能提高整體儀器的分析帶寬，實現(xiàn)對寬帶信號的測量。對于示波器來說，測量帶寬反應(yīng)了示波器對高速信號的檢測能力。

目前國內(nèi)對寬帶中頻結(jié)構(gòu)的儀器研究還很有限，頻譜儀的實時帶寬在20 MHz以下[2]。對于寬帶信號采集的研究僅限于VXI或者PXI模塊，所能達到實時帶寬和性能也比較有限[3]。這也是研究寬帶中頻信號處理平臺的出發(fā)點。

1 系統(tǒng)結(jié)構(gòu)設(shè)計

寬帶的中頻信號處理平臺可以借鑒軟件無線電的結(jié)構(gòu)。軟件無線電要求對天線接收到的信號進行直接采樣，在數(shù)字域完成信號的濾波、分析。由于器件的限制，ADC器件目前還無法完成對射頻信號進行直接的采樣。目前軟件無線電平臺的通用方法是將天線接收到的微波信號進行混頻之后，轉(zhuǎn)換為中頻信號后完成放大、濾波等信號調(diào)理環(huán)節(jié)再進行采樣。最后經(jīng)過數(shù)字信號處理芯片完成對數(shù)字信號處理，其基本結(jié)構(gòu)如圖1所示[4]。

圖1 中頻信號處理平臺的結(jié)構(gòu)圖

高性能有兩層含義：一方面是指的系統(tǒng)信號質(zhì)量高，信號調(diào)理與采集部分性能指標(biāo)高；第二方面指的系統(tǒng)的數(shù)字信號處理能力強。數(shù)字信號處理算法所能實現(xiàn)的性能指標(biāo)與采樣信號的質(zhì)量直接相關(guān)，一旦在采樣的過程中失真或者引入太多噪聲，會給數(shù)字信號處理算法帶來很大難度。因此提高采樣信號的質(zhì)量是提高實現(xiàn)高性能的關(guān)鍵所在[5]。

2 信號處理平臺的動態(tài)范圍

增益受控動態(tài)范圍是指考慮儀器不同量程增益時的線性動態(tài)范圍。通常對于不同量程，系統(tǒng)有不同放大倍數(shù)，為了保證儀器最佳地與信號進行匹配，通常使用增益控制技術(shù)對信號進行放大或衰減。增益控制包括自動增益控制、手動增益控制、數(shù)字增益控制等手段。但是注意到對于存在多種信號時候，大信號小信號的增益需求往往難以同時滿足，面對這種情景，必須引入無雜散動態(tài)范圍。

2.1 模擬調(diào)理電路的無雜散動態(tài)范圍

模擬調(diào)理電路中，主要引起雜散信號的是放大器，考慮放大器的輸入三階交調(diào)分量:

(1)

其中:PIM,out表示輸入端IM3分量的功率。帶入輸入輸出關(guān)系:

(2)

考慮到理論噪聲底限值為F=-174 dBm+NF+10 lgB，使得雜散分量消失的輸入功率最大值為:

(3)

考慮到信號處理所需的最小信噪比SNRmin。

Pin,min=F+SNRmin

(4)

那么可以求得其無雜散動態(tài)范圍:

(5)

2.2 ADC的無雜散動態(tài)范圍

ADC的SFDR是指的輸入模擬信號對其引起轉(zhuǎn)換結(jié)果中雜散成分的差值。直接反應(yīng)了ADC轉(zhuǎn)換的線性度。ADC的噪聲底限主要由時鐘、輸入信號帶寬以及ADC自身的雜散信號能量確定。由于最小量化電壓的確定，ADC通常在輸入信號接近滿量程時達到最大的無雜散動態(tài)范圍。為了使總體的無雜散動態(tài)范圍最大，必須將輸入信號放大至接近ADC的滿量程。

此時ADC本身的無雜散動態(tài)范圍可以表示為:

SFDR≈SFDRADC-SNRmin

(6)

其中:SFDRADC為ADC手冊中所確定的無雜散動態(tài)范圍。

結(jié)合兩者一起考慮，若信號的輸入幅值超出ADC的量程，會導(dǎo)致輸入截止，產(chǎn)生大量諧波，這種情況的具體SFDR不多做討論。若輸入信號小于等于ADC的最大輸入范圍。其SFDR可以表示為:

(7)

其中:ΔP為輸入信號功率與ADC達到最大無雜散動態(tài)范圍的輸入功率的差值。

3 多級信號調(diào)理電路的動態(tài)范圍與噪聲分析

實際的系統(tǒng)由很多元件組成。如果得到了級聯(lián)系統(tǒng)總的IP3和噪聲系數(shù)，可以由式(7)得到系統(tǒng)的動態(tài)范圍。假設(shè)每一級系統(tǒng)的三階交調(diào)截點和噪聲系數(shù)是已知的，下面分析系統(tǒng)的級聯(lián)IP3和級聯(lián)噪聲系數(shù)。

3.1 系統(tǒng)的級聯(lián)IP3

假設(shè)二級級聯(lián)系統(tǒng)中，系統(tǒng)的兩級是非線性的，這兩級的輸入—輸出特性分別為：

y1(t)≈a1x(t)+a2x(t)2+a3x(t)3

y2(t)≈β1y1(t)+β2y1(t)2+β3y1(t)3

(8)

此時可以得到：

y2(t)=β1[α1x(t)+α2x2(t)+α3x3(t)]+

β2[α1x(t)+α2x2(t)+α3x3(t)]2+

β3[α1x(t)+α2x2(t)+α3x3(t)]3

(9)

若只考慮輸出的一階和三階項，有:

y2(t)≈α1β1x(t) + (α3β1+ 2α1α2β2+ α13β3)x(t)3+ …

(10)

那么其級聯(lián)IP3點可以寫成:

(11)

將上式平方取倒數(shù)后可得:

(12)

其中:AIP3,1和AIP3,2分別表示第一級和第二級的三階交調(diào)點。從上面的結(jié)果可知，隨著α1的增加，總的IP3將減小，這點不難看出。如果第一級有較大增益，第二級產(chǎn)生的交調(diào)產(chǎn)物會更大。

在系統(tǒng)級聯(lián)中，如果存在窄帶器件，例如帶通濾波器，那么單音信號的諧波將落于帶外，系統(tǒng)的諧波將被極大地衰減，上式中第三項可以被忽略，因而:

(13)

假如第一級的增益大于1，那么級聯(lián)系統(tǒng)的三階交調(diào)點主要由第二級決定。如果每一級都有大于1的增益，那么后一級的線性度就越發(fā)重要。這個結(jié)論可以很容易的推廣到三級或更多級的系統(tǒng)當(dāng)中，得到：

(14)

3.2 系統(tǒng)的級聯(lián)噪聲系數(shù)

和IP3一樣，總的噪聲系數(shù)可以由每一級的噪聲系數(shù)和增益得到。考慮如圖2所示的兩級級聯(lián)系統(tǒng)，假設(shè)阻抗的電抗部分為0。第一級的輸入噪聲總功率[6]為:

(15)

圖2 兩級級聯(lián)系統(tǒng)的噪聲分析原理圖

第二級的總輸入噪聲功率為:

(16)

因此總的噪聲系數(shù)為：

(17)

帶入第二級的輸出噪聲總功率,帶入輸入總噪聲可得:

(18)

假如RS=Rin1=Rout1=Rin2，則可化簡為:

(19)

當(dāng)這個等式不滿足時，假如定義功率增益AP為輸出功率與源功率之比。

二級系統(tǒng)的源功率為：

(20)

此時的輸出功率為：

(21)

所以功率增益為：

(22)

當(dāng)?shù)诙壍脑醋杩篂镽out1時的噪聲系數(shù)為：

(23)

系統(tǒng)的總噪聲系數(shù)可以寫作：

(24)

從上面的式子可以看出，在前一級增益增加時，后面各級貢獻的噪聲貢獻的噪聲減小了，在系統(tǒng)中，第一級放大器的噪聲系數(shù)對系統(tǒng)影響最大。對于系統(tǒng)中的衰減元件，如果在其后使用低噪聲放大器作適當(dāng)增益補償，可以避免其對噪聲系數(shù)的影響。

4 高性能中頻信號處理平臺的總體設(shè)計

對于140MHz中心頻率的信號，選取采樣速率為200MSPS，信號落于第二奈奎斯特區(qū)；對于70MHz和15MHz中心頻率的信號來說，信號落于第一奈奎斯特區(qū)。

4.1 帶通濾波器

濾波在帶通采樣中是必不可少的環(huán)節(jié)。信號的中心頻率和帶寬決定濾波器的中心頻率和帶寬，對于不同的信號，需使用不同濾波器。為了達到足夠的帶外抑制以及矩型系數(shù)，通常使用表面聲波濾波器(SurfaceAcousticWaveFilter,SAWFilter)進行帶通濾波。SAW濾波器具有高矩形度、高帶外抑制的特點。插入損耗是使用SAW濾波器必須考慮的一個問題，SAW濾波器的插入損耗通常達到10～20dB。由于SAW濾波器材料的非線性，在通帶頻率3倍的位置存在假通帶的現(xiàn)象范圍；同時由于寄生電容以及寄生電感參數(shù)的存在隨著輸入頻率的增高其帶阻性能逐漸下降，圖3為一SAW濾波器的寬帶頻率響應(yīng)。可以看出，在3倍通帶頻率的位置，其帶外抑制性能會降為-20dB，對于更高的頻率，其衰減性能會慢慢下降。[7]

圖3 SAW濾波器的寬帶頻率響應(yīng)

由于電調(diào)式濾波器的阻帶抑制不如SAW濾波器，同時電調(diào)濾波器所能實現(xiàn)的帶寬和中心頻率均有限制。因此考慮使用SAW濾波器進行設(shè)計。采用模塊化模擬前端的設(shè)計方案，這種方案的結(jié)構(gòu)如圖4所示，通過將整個模擬前端設(shè)計成模塊的形式，能夠針對通帶信號優(yōu)化調(diào)理電路，能夠有較好的性能。由于將整個模擬前端獨立出來了，減少了因為設(shè)計不當(dāng)而進行迭代設(shè)計的成本。

圖4 模塊化模擬前端的系統(tǒng)框圖

4.2 調(diào)理電路設(shè)計

對于輸入的中頻信號來說，其輸入功率為-20dBm～-60dBm，輸入阻抗為50Ω。假設(shè)輸入信號是正弦波，其對應(yīng)最大幅值的有效值可以由下式計算。

(25)

同樣的方法可以得到最小幅值VRMS(min)=0.000 223 6V。對于AD9467器件來說，其輸入范圍一般為2.5V或2.0V。為了保證ADC的最大信噪比，輸入的信號必須與ADC的輸入范圍相匹配。因此，必須引入放大電路。

ADC輸入的峰峰值為2.5V，阻抗為530//3.5pF，對于輸入信號的中心頻率140MHz，其對應(yīng)輸入阻抗為：

144.7-236.1i

(26)

滿量程對應(yīng)的功率為：

0.011 2W= 10.5dBm

(27)

假設(shè)信號的輸入功率為-20dBm，假如為了使其放大至滿量程，其對應(yīng)增益為30dB，考慮到SAW濾波器的插入損耗，使用放大器實現(xiàn)的增益至少為50dB。

由于中頻信號頻率的中心頻率為70MHz或140MHz，運算放大器的放大倍數(shù)收帶寬增益積限制，很難在此頻率下保持高增益。使用專用RF/IF放大器能更簡單的完成對中頻信號的放大。[8]

為了提高系統(tǒng)的動態(tài)范圍，調(diào)理電路需要引入數(shù)控增益放大器(digitalgain-controlamplifier,DGA)來調(diào)節(jié)整體增益，適應(yīng)不同輸入功率的信號，DGA的原理一般有兩種：1)通過固定增益低噪聲放大器與衰減器的串聯(lián)，這種結(jié)構(gòu)能夠保持DGA在高增益下的噪聲系數(shù)同時保持良好的OIP3特性；2)通過控制晶體管偏壓調(diào)節(jié)增益，這種結(jié)構(gòu)的DGA的噪聲系數(shù)不如第一種優(yōu)秀。

為了盡可能的提高系統(tǒng)總體的動態(tài)范圍，盡可能地選擇高OIP3指標(biāo)和低噪聲系數(shù)的DGA。ADL5201具有高IP3，低噪聲系數(shù)的特點，因此選用3級ADL5201作為放大器，所能達到的總增益為60dB，如圖5所示。

圖5 優(yōu)化后的調(diào)理電路結(jié)構(gòu)

8562XX系列SAW濾波器是SAWTEK公司生產(chǎn)的一系列寬帶中頻信號濾波器，它的矩形系數(shù)幾乎為1，阻帶抑制為50dB，插入損耗達到了-20dB。

4.3 高速ADC的抗混疊濾波器設(shè)計

高速ADC的一個關(guān)鍵設(shè)計要點是抗混疊濾波器的設(shè)計，尤其是對于采樣帶寬與信號帶寬相近時。信號的雜散分量會落入采樣帶寬內(nèi)造成混疊，影響進一步的數(shù)字信號處理。對于高速ADC而言，其抗混疊濾波器還起到阻抗匹配的作用，其抗混疊濾波器的設(shè)計直接影響到最后的采樣的動態(tài)性能。

系統(tǒng)選用AD公司的AD9467模數(shù)轉(zhuǎn)換器，對于系統(tǒng)需要針對的中心頻率140MHz帶寬72MHz的中頻信號而言，采用200MSPS采樣頻率進行采樣。對于AD9467來說，其輸入級采用緩沖結(jié)構(gòu)，能夠提供相對恒定的高輸入阻抗。這也意味著對于寬帶應(yīng)用，最好考慮帶緩沖結(jié)構(gòu)的ADC。對于開關(guān)電容型ADC的實現(xiàn)簡單，成本較低，但是開關(guān)電容ADC的采樣保持器的阻抗連續(xù)變動的，很難在寬帶應(yīng)用中進行阻抗匹配。

對于窄帶應(yīng)用，AD9467依然可以使用開關(guān)電容ADC常用的諧振匹配的方法進行抗混疊濾波器的設(shè)計，即通過在ADC輸入口并聯(lián)電感以消除ADC輸入阻抗中的寄生電容成分。這種設(shè)計在帶寬小于30MHz的情況下能實現(xiàn)較好的性能。諧振匹配的原理圖如圖6所示，感性負載ZL[9]的計算如式(28)。

圖6 諧振匹配的原理圖

(28)

對于抗混疊濾波器而言，由于實際元件參數(shù)的限制以及印制電路板寄生參數(shù)的限制，很難保證高階濾波器的通帶紋波和阻帶衰減，同時帶來失真。一般采用4-6階巴特沃茲濾波器進行設(shè)計。從設(shè)計手冊上查找四階歸一化濾波器，如圖7所示。該濾波器滿足切比雪夫不等式，在負載阻抗比為5:1時，紋波小于0.5dB[10]。

圖7 四階歸一化濾波器

首先將阻抗等效為530Ω，截止頻率定為180MHz(140MHz+32MHz=172MHz)。那么有：

計算結(jié)果如圖8所示，最后將單端濾波器網(wǎng)絡(luò)改為差分網(wǎng)絡(luò)，并帶入標(biāo)準(zhǔn)值，最終的濾波器設(shè)計值如圖9所示。

圖8 修改參數(shù)后濾波器原理圖

圖9 修改為差分輸入后的四階濾波器

5 系統(tǒng)性能測試與結(jié)果分析

5.1 測試平臺

整個系統(tǒng)測試方案由信號源、電源、中頻信號處理平臺以及計算機組成，如圖10所示。

圖10 中頻信號處理平臺的測試原理圖

對于16Bit的ADC來說，其SFDR參數(shù)一般大于80dBFS[11]，對信號源提出了較高的頻譜純凈度指標(biāo)需求。頻譜純凈度中的非諧波失真參數(shù)表示信號源輸出中除了信號以及其諧波之外的雜散信號。目前只有少數(shù)高端信號源能夠滿足需求，非諧波失真小于80Bc的產(chǎn)品，本方案選用R&S的SMHU射頻信號發(fā)生器，此信號發(fā)生器具有極佳的頻譜純凈度，當(dāng)信號頻率小于250MHz時，其非諧波失真達到-100dBc。

FPGA通過片內(nèi)FIFO將數(shù)據(jù)封裝成IP數(shù)據(jù)包，使用8kB巨型幀進行傳輸。計算機使用Wireshark進行抓包，緩存容量設(shè)為4GB，按固定包數(shù)進行抓取。使用頻譜分析軟件或者MATLAB數(shù)據(jù)進行分析，如圖11所示。

圖11 由Wireshark軟件抓取的數(shù)據(jù)包

5.2 系統(tǒng)性能測試結(jié)果

5.2.1 單音測試結(jié)果

單音測試主要測試系統(tǒng)的信噪比以及無雜散動態(tài)范圍。由于調(diào)理電路中濾波器的存在，輸入的信號可以近似看做純單音信號，無需額外添加濾波器。單音測試頻率選擇180MHz，輸入頻率選擇76MHz(圖12)和143MHz(圖13)，結(jié)果如表1和表2所示。

圖12 76 MHz輸入 180 MHz采樣時鐘的測試頻譜

圖13 143 MHz輸入 180 MHz采樣時鐘的測試頻譜

本條件下AD9467的標(biāo)稱信噪比為75.9dBFS，標(biāo)稱SFDR為98dBc，由于放大器的引入以及時鐘對信噪比的限制，測得的SNR與SFDR參數(shù)有所下降，如表1所示。

表1 76 MHz輸入 180 MHz采樣時鐘的測試結(jié)果

本條件下AD9467的標(biāo)稱信噪比為76dBFS，標(biāo)稱SFDR為98dBc，與標(biāo)稱值相差很大。SNR的差距主要來自于采樣時鐘抖動對整體SNR的惡化。另外，標(biāo)稱SFDR的采樣頻率為250MHz，從數(shù)據(jù)手冊上可以看出AD9467在采樣頻率為180MHz輸入91MHz的條件下無雜散動態(tài)范圍的理論值為86dBc，如表2所示。與標(biāo)稱值相比主要差距為PipelineADC的校準(zhǔn)頻率不匹配導(dǎo)致。

表2 76 MHz輸入 180 MHz采樣時鐘的測試結(jié)果

5.2.2 單音掃頻測試結(jié)果

為了得到單音信號在整個帶寬上的性能，可以采用掃頻的方法進行測試。將SMHU信號源的工作方式設(shè)置為掃頻，對采集的信號進行分段之后進行分析。

分別以70MHz和140MHz輸入信號為例進行SFDR性能的測試。為了更好的控制掃頻的頻率，采取計算機通過儀器總線IEEE488進行頻率的控制，整體的測試流程如圖14所示。SFDR與頻率曲線圖測試結(jié)果如圖15和圖16所示。

圖14 掃頻測試的流程圖

圖15 70 MHz輸入的SFDR掃頻測試結(jié)果

圖16 140 MHz輸入的SFDR掃頻測試結(jié)果

6 結(jié)論

通過測試結(jié)果可以發(fā)現(xiàn)Pipeline型ADC由于總帶寬的限制導(dǎo)致SFDR指標(biāo)并不完全穩(wěn)定，尤其是與采樣頻率成整數(shù)倍數(shù)關(guān)系時，諧波分量的能量疊加導(dǎo)致SFDR指標(biāo)下降，同時影響通帶平坦度。中頻信號處理平臺的性能指標(biāo)在140 MHz或70 MHz下能夠達到無雜散動態(tài)范圍大于80 dBc的性能指標(biāo)，能夠滿足提出的性能指標(biāo)。

[1] 楊小牛, 樓財義, 徐建良. 軟件無線電技術(shù)與應(yīng)用 [M]. 北京：北京理工大學(xué)出版社, 2010.

[2] 陳 丁, 王 放, 張 軍, 等.基于 AWG 超寬帶雷達信號測試系統(tǒng)的實現(xiàn) [J]. 雷達科學(xué)與技術(shù), 2015, 13(3): 279-83.

[3] Xuan Y L, Sheng S Y, Xiao G Q, et al. High-speed data acquisition system based on PXIe bus[J]. Journal of Mechanical & Electrical Engineering, 2015, 32(1).

[4] Li D, Yang Y T, Shi Z C, et al. A low-distortion multi-bit sigma-delta AD C with mismatch-shaping DACs for WLAN applications [J]. Microelectronics Journal, 2015, 46(1): 52-58.

[5] Razavi B. RF microelectronics [J]. Prentice Hall Communications Engineering & Emerging Technologies, 1998,

[6] Friis H T. Noise figures of radio receivers[J]. Proceedings of the IRE, 1944, 32(7): 419-422.

[7] Campbell C, Ye Y. Wide-band linear phase SAW filter design using slanted transducer fingers [J]. IEEE Transactions on Sonics and Ultrasonics, 1982, 29(4): 224-228.

[8] Wang P, Liu K, Li M Q. Design and simulation of new zero-IF receiving circuit[A]. Proceedings of the Advanced Materials Research, F, [C]. Trans Tech Publ. 2012.

[9] Law K, Cheng K, Yeung Y B. Design and analysis of switched-capacitor-based step-up resonant converters [J]. IEEE Transactions on Circuits and Systems I: Regular Papers, 2005, 52(5): 943-948.

[10] 森榮二. LC 濾波器設(shè)計與制作 [M]. 薛培鼎，譯.北京：科學(xué)出版社, 2006.

[11] Kester W. Taking the mystery out of the Infamous Formula "SNR= 6.02 N+ 1.76 dB" and Why You Should Care [J]. Analog Devices, MT-001, 2005.

Study of High Performance Signal Processing Platform for Wideband Intermediate Frequency Signal

Dong Zhi, Ba Junhao, Huang Zhiping, Liu Chunwu

(Mechatronitics and Automation School, National University of Defense Technology, Changsha 410073, China)

the sample rate of modern ADC goes to GSPS (Giga Samples per Second), the high input bandwidth and precise working condition makes it difficult to achieve specified performance. Analyzed the limit of spurious free dynamic range and discussed the improving methods of SFDR achieved. Designed an IF signal process platform, the results show that the system achieved all functions and system requirement, and achieved 80 dBc for SFDR when the central frequency is 140 MHz or 70 MHz.

high performance; wideband; intermediate frequency signal

2016-05-25；

2016-07-14。

國家自然科學(xué)基金(61374008)。

董 志(1979-)，男，遼寧葫蘆島市人，講師，博士，主要從事網(wǎng)電空間測控方向的研究。

1671-4598(2016)12-0172-05

10.16526/j.cnki.11-4762/tp.2016.12.049

TN914.4

A