基于DSP+FPGA的導(dǎo)航制導(dǎo)一體化計算機(jī)設(shè)計

鄭 帥，張 晞，孫昌軍

(北京航空航天大學(xué) 儀器科學(xué)與光電工程學(xué)院，北京 100191)

基于DSP+FPGA的導(dǎo)航制導(dǎo)一體化計算機(jī)設(shè)計

鄭 帥，張 晞，孫昌軍

(北京航空航天大學(xué) 儀器科學(xué)與光電工程學(xué)院，北京 100191)

對于目前小型化導(dǎo)彈的發(fā)展趨勢，文章設(shè)計了一種以DSP為核心算法處理芯片，F(xiàn)PGA為外圍輸入輸出接口，可實現(xiàn)MEMS慣性導(dǎo)航與慣性、半主動激光制導(dǎo)，可進(jìn)行PWM輸出控制舵機(jī)的一體化計算機(jī)；文章對硬件設(shè)計給出了總體和分模塊的詳細(xì)描述，給出了軟件設(shè)計的流程框圖；設(shè)計實現(xiàn)了導(dǎo)航功能與制導(dǎo)功能的系統(tǒng)一體化與結(jié)構(gòu)小型化，輸入輸出接口豐富；經(jīng)過試驗調(diào)試驗證了其技術(shù)可行性。

DSP；FPGA；導(dǎo)航制導(dǎo)控制一體化

0 引言

導(dǎo)航、制導(dǎo)與控制技術(shù)是研究各類運動體的核心問題[1]。對于導(dǎo)彈的控制而言，從導(dǎo)彈發(fā)射到最終擊中目標(biāo)，一般采用初、中段制導(dǎo)加末制導(dǎo)的體制，即在導(dǎo)引頭捕獲目標(biāo)之前，通過初、中段制導(dǎo)將導(dǎo)彈送到目標(biāo)附近，使目標(biāo)進(jìn)入導(dǎo)引頭的視場，之后末制導(dǎo)階段，導(dǎo)彈根據(jù)導(dǎo)引頭給出的視線偏差飛向目標(biāo)。在這個過程中需要通過導(dǎo)航技術(shù)來獲取自身載體的位置、速度和姿態(tài)信息，通過制導(dǎo)技術(shù)來得到目標(biāo)相對彈體位置信息和通過控制技術(shù)來操縱導(dǎo)彈的執(zhí)行機(jī)構(gòu)使其在期望的彈道飛行。

在近、現(xiàn)代戰(zhàn)爭中，微、小型導(dǎo)彈由于其成本低、附帶毀傷小、體積和重量小等優(yōu)點，其發(fā)展逐漸受到各國重視。對于微小型導(dǎo)彈控制系統(tǒng)，相對于傳統(tǒng)彈載計算機(jī)，其設(shè)計的小型化和一體化尤為重要。小型化設(shè)計是需要滿足彈上的尺寸要求，一體化設(shè)計指在一個計算機(jī)上同時完成對導(dǎo)航、制導(dǎo)信息的采集與計算和對導(dǎo)彈執(zhí)行機(jī)構(gòu)的控制的功能。

DSP系統(tǒng)在進(jìn)行數(shù)字信號的計算上有很大優(yōu)勢[2]，其具有小型化、運算速度高、運算精度高及穩(wěn)定性好等優(yōu)點，目前已經(jīng)在導(dǎo)航計算機(jī)中得到廣泛應(yīng)用。本設(shè)計采用DSP+FPGA的設(shè)計方案，利用FPGA強(qiáng)大的邏輯功能進(jìn)行與外界的通訊和數(shù)據(jù)的采集，擴(kuò)展DSP的接口，DSP進(jìn)行后續(xù)的導(dǎo)航與控制算法[3]。

1 系統(tǒng)設(shè)計

根據(jù)系統(tǒng)功能需求，一體化控制器導(dǎo)航板部分設(shè)計采用軍品級DSP芯片為核心，擴(kuò)展相應(yīng)外圍電路，使其應(yīng)滿足系統(tǒng)高速閉環(huán)控制需求?？傮w結(jié)構(gòu)如圖1所示。

圖1 系統(tǒng)設(shè)計框圖

系統(tǒng)總體結(jié)構(gòu)主要由前段信息采集系統(tǒng)，中段控制與計算系統(tǒng)和末段的執(zhí)行機(jī)構(gòu)組成。系統(tǒng)設(shè)計的特點是中段的系統(tǒng)進(jìn)行了一體化的設(shè)計，增強(qiáng)了集成性，減小了計算冗余，更加適用于小型化設(shè)計。

2 硬件設(shè)計

一體化計算機(jī)硬件電路設(shè)計包括主控模塊，導(dǎo)航信息采集模塊和舵機(jī)控制接口模塊。硬件結(jié)構(gòu)如圖2所示。

1)IMU通過SPI接口向FPGA傳輸信號，SPI作為一種高速的，全雙工，同步的通信總線，并且在芯片的管腳上只占用四根線，節(jié)約了芯片的管腳，同時為PCB的布局上節(jié)省空間，提供方便。

2)計算機(jī)接口功能完全由FPGA實現(xiàn)，并在其內(nèi)部進(jìn)行緩存。FPGA主要實現(xiàn)對傳感器的初始化配置，數(shù)據(jù)讀寫時序控制，數(shù)據(jù)預(yù)處理等功能。

3)DSP模塊實現(xiàn)對傳感器信息的處理功能，便于以后對組合導(dǎo)航算法的研究。

4)通過AD芯片采集舵機(jī)舵面的位置反饋和電流反饋[4]。

圖2 硬件設(shè)計框圖

2.1 主控模塊設(shè)計

本設(shè)計中DSP芯片選用TI公司的TMS320C6727芯片，F(xiàn)PGA芯片選用Xilinx公司的Spanrtan-6系列xC6SLX16-2CSG225。6727是一款32/64位的浮點運算DSP，主頻300 MHz，片上集成256 KB的RAM和384 KB的ROM，可以滿足本設(shè)計需求。

2.1.1 FPGA配置模式

由于FPGA掉電后編程信息立即丟失，芯片在每次上電時，都必須重新下載設(shè)計文件所生成的配置數(shù)據(jù)。目前，配置FPGA的方式有多種，可以通過JTAG接口配置(一般在調(diào)試過程)，可以通過PROM、FLASH來配置，也可以通過CPU或者CPLD進(jìn)行配置。本設(shè)計中采用最常用的主動串行模式對FPGA進(jìn)行配置，配置模式引腳設(shè)置為M[1:0]，PROM選用Xilinx公司的XCF04S-VO20C。配置原理如圖3所示。

圖3 PROM配置原理圖

DIN為串行數(shù)據(jù)輸入信號，用來串行接收來自PROM的配置數(shù)據(jù)。此模式下CCLK為配置時鐘信號，是由FPGA提供給PROM器件的驅(qū)動時鐘，電路板上CCLK信號走線盡可能短且外部連接少。INIT_B為芯片初始化指示信號，低有效，在配置開始階段，清空PROM地址計數(shù)器，如果在配置中檢測到CRC錯誤，會將其拉低。DONE為FPGA配置狀態(tài)指示信號，在配置中使能PROM，配置完成后，關(guān)閉PROM。PROG_B為重配置FPGA信號，低有效。

2.1.2 DSP配置電路

2.1.3 FPGA與DSP通信

在FPGA與DSP的通信中需要FPGA利用內(nèi)部的RAM中構(gòu)建存儲器，把FPGA設(shè)計為DSP的一個外部存儲器，F(xiàn)PGA將采集的數(shù)據(jù)存放到構(gòu)建的存儲器中，DSP通過EMIF接口讀取數(shù)據(jù)，從而實現(xiàn)了DSP與FPGA的并行通信。連接方式如圖4所示。

圖4 FPGA與DSP通信連接圖

2.2 導(dǎo)航信息采集模塊設(shè)計

由于單一的制導(dǎo)模式不能滿足導(dǎo)彈的的需求，因此本設(shè)計采用慣性加激光制導(dǎo)的設(shè)計方式。為滿足小型化和一體化的設(shè)計要求，慣性測量元件選用AD公司的MEMS產(chǎn)品ADIS16445，內(nèi)置一個三軸數(shù)字陀螺儀和三軸數(shù)字加速度計。激光導(dǎo)引頭采用捷連式半主動激光導(dǎo)引頭。ADIS16445通過SPI接口和FPGA進(jìn)行通信。連接方式如圖5所示。

圖5 IMU與FPGA連接圖

SPI是一種高速、全雙工、同步的串行通訊，它可以同時發(fā)送和接受串行數(shù)據(jù)，可以當(dāng)作主機(jī)或從機(jī)工作，可提供頻率可編程時鐘、發(fā)送結(jié)束中斷標(biāo)志、寫沖突保護(hù)、總線競爭保護(hù)等。ADIS16445的SPI工作模式為SP3，CPOL=1(極性)，CPHA=1(相位)。與激光導(dǎo)引頭的通信方式為全雙工422串行接口，字長11 bit(8 bit數(shù)據(jù)位，1 bit起始位，1 bit校驗位，1 bit停止位)，波特率為115 200 bps。

2.3 舵機(jī)控制接口模塊設(shè)計

圖6 AD芯片配置方式

霍爾信號為數(shù)字信號，需要通過2 k的電阻拉高到5 V。通過FPGA采集時，需要將其轉(zhuǎn)換為3.3 V，本設(shè)計選用TI公司的74LVC4245A電平轉(zhuǎn)換芯片。

對每一個舵機(jī)采用4路PWM信號進(jìn)行控制，從FPGA輸出經(jīng)電平轉(zhuǎn)換芯片拉高到5 V后輸出。

2.4 電源設(shè)計

電路板的電源設(shè)計需要滿足板上不同組件的不同電源需求，AD7891芯片為單5 V供電，SN74LVC4245電平轉(zhuǎn)換芯片需要3.3 V和5 V供電，DSP芯片需要3.3 V和1.4 V供電。

FPGA由3個要配置元素：可配置邏輯塊(CLB)，I/O塊(IOB)以及其相互連接部分，其中CLB提供功能型邏輯元素，IOB提供封裝引腳和內(nèi)部信號之間的接口，可編程相互連接資源提供布線途徑以連接CLB和IOB的輸入和輸出至合適的網(wǎng)絡(luò)。施加于CLB的電壓稱為VCCINT，VCCO為IOB的供電電壓，VCCAUX為輔助電壓輸入，為有嚴(yán)格時間要求的資源供電。因此，Spartan-6系列FPGA有VCCO、VCCINT、VCCAUX三種供電電壓。

根據(jù)Spartan-6的芯片手冊，對于速率級別為-2L的XC6SLX16-2CSG225I，VCCINT的典型值為1.2 V。VCCAUX的典型值為2.5 V和3.3 V，考慮到DSP同樣需要3.3 V的電壓輸入，所以選擇3.3 V作為VCCAUX的供電電壓。對于VCCO，手冊中的推薦電壓范圍為1.1至3.45 V，因此同樣選擇3.3 V作為供電電壓，這就減少了穩(wěn)壓芯片的數(shù)量，降低了成本。

由于電路板和驅(qū)動板進(jìn)行集成，電路板采用5 V供電，通過穩(wěn)壓芯片分別獲得3.3 V、1.2 V和1.4 V的電壓。穩(wěn)壓芯片采用TI公司的TPS73701和TPS73733各兩片，其為線性低壓差穩(wěn)壓器，輸入電壓范圍為2.2～5.5 V，輸出電壓在1.2 V和5.5 V之間可調(diào)，具有0.5%的初始精度，同時具有體積小、發(fā)熱少等優(yōu)點。

3 軟件設(shè)計

控制軟件程序流程如圖7所示。

圖7 軟件流程框圖

程序主要分為發(fā)射前和發(fā)射后兩個部分。發(fā)射前主要通過IMU進(jìn)行初始姿態(tài)的裝訂。發(fā)射后程序主要為舵機(jī)控制程序和制導(dǎo)程序兩個閉環(huán)控制?；玖鞒淌峭ㄟ^IMU采集陀螺儀和加速度計的數(shù)據(jù)進(jìn)行導(dǎo)航解算，得到當(dāng)前時刻導(dǎo)彈的位置和姿態(tài)等導(dǎo)航信息，將這個信息和當(dāng)前時刻預(yù)定的軌道信息進(jìn)行比對，得到偏差量，此偏差量采用比例導(dǎo)引律計算，得到舵面應(yīng)偏轉(zhuǎn)的角度。在末制導(dǎo)階段，導(dǎo)引頭捕捉到目標(biāo)后，可得到目標(biāo)相對于彈體坐標(biāo)系的俯仰和偏航角，此時關(guān)閉IMU數(shù)據(jù)通道，只采用半主動激光導(dǎo)引?？刂贫婷嫫D(zhuǎn)生成PWM波的程序流程如圖8所示[5-6]：

圖8 PWM生成程序流程圖

4 結(jié)束語

本文詳細(xì)介紹了一種基于DSP+FPGA的導(dǎo)航制導(dǎo)一體化系統(tǒng)設(shè)計，該系統(tǒng)在通信接口、計算、控制等方面采用了可靠的設(shè)計，通過了實驗調(diào)試，可實現(xiàn)預(yù)期技術(shù)功能。

[1] 王寒梅, 楊 博. 彈用 GNC 一體化的研究[A].2007 系統(tǒng)仿真技術(shù)及其應(yīng)用學(xué)術(shù)會議論文集[C]. 2007.

[2] 高 敏, 任海龍, 楊 芳, 等.基于 DSP+FPGA 的彈載計算機(jī)設(shè)計[J].計算機(jī)測量與控制,2014,22(12):3995-3997.

[3] 邸小坤, 朱圣英, 徐 瑞. 基于 DSP 和 FPGA 的航天器一體化導(dǎo)航信息采集系統(tǒng)設(shè)計[A]. 中國宇航學(xué)會深空探測技術(shù)專業(yè)委員會第十屆學(xué)術(shù)年會論文集[C]. 2013.

[4] 李賽輝, 雷金奎. 基于 DSP 的數(shù)字舵機(jī)控制系統(tǒng)的設(shè)計與實現(xiàn)[J]. 計算機(jī)測量與控制, 2009 (3): 484-486.

[5] 于增坤. 基于 FPGA 的電動舵機(jī)伺服控制系統(tǒng)研究[D]. 太原：中北大學(xué), 2015.

[6] 高同躍, 龔振邦, 羅 均, 等. 一種超小型無人機(jī)舵機(jī)控制系統(tǒng)的設(shè)計[J]. 計算機(jī)測量與控制, 2007, 15(8): 1006-1007.

Design of Integrative GNC Computer Based on DSP+FPGA

Zheng Shuai, Zhang Xi, Sun Changjun

(School of Instrument Science and Opto-electronics Engineering, Beihang University, Beijing 100191,China)

With the development of miniature missile, this article designed a integrative computer based on DSP processor as algorithm operating chip and a FPGA as peripheral interface for input/output, which can achieve strap-down inertial guidance based on MEMS and semi active laser guidance.It can also control electro mechanical actuator by PWM; this article gives an explicit description of hardware in collectivity and in modules and software flow chart; this design realize a integrative and small system for navigation, guidance and control. It has plentiful interface and it was testified that the system is applicable.

DSP; FPGA; integrative GNC

2016-06-17；

2016-07-20。

鄭 帥(1991-)，男，陜西西安人，碩士研究生，主要從事導(dǎo)航制導(dǎo)一體化方向的研究。

1671-4598(2016)12-0100-03

10.16526/j.cnki.11-4762/tp.2016.12.028

TJ765

A