基于FPGA/SOPC—Nios Ⅱ的人體脈搏信號(hào)的測(cè)量

蒲瑞瑞

摘要：介紹基于FPGA/SOPC嵌入技術(shù)并利用壓電傳感器實(shí)時(shí)采集脈搏波信號(hào)進(jìn)行處理的方案，闡述了系統(tǒng)的設(shè)計(jì)原理。系統(tǒng)由脈搏采集調(diào)理電路、SOPC嵌入式數(shù)據(jù)處理、上位機(jī)界面三大部分組成，其中在SOPC數(shù)據(jù)處理部分嵌入32位Nios Ⅱ軟核處理器，用于控制脈搏信號(hào)采集、處理，與上位機(jī)通訊、接受測(cè)量命令、傳送結(jié)果到上位機(jī)等功能?；贔PGA/SOPC-Nios Ⅱ的人體脈搏信號(hào)的測(cè)量系統(tǒng)，將所有的接口電路集成在一片F(xiàn)PGA上，提高了系統(tǒng)可靠性和穩(wěn)定性，系統(tǒng)易于升級(jí)和功能擴(kuò)展，具有較高的性價(jià)比。

關(guān)鍵詞：FPGA/SOPC；脈搏信號(hào)；調(diào)理電路；Nios Ⅱ

引言

脈搏即動(dòng)脈搏動(dòng)，隨著心臟節(jié)律性的收縮和舒張，動(dòng)脈管壁相應(yīng)的出現(xiàn)擴(kuò)張和回縮，在表淺動(dòng)脈上可觸到搏動(dòng)，是人的四大體征之一。臨床上有很多疾病，如心臟病、心血管疾病可使得脈搏與正常值不一致，所以對(duì)病人而言脈搏測(cè)量是檢查身體健康狀況的不可缺少的一項(xiàng)。

現(xiàn)有的脈搏測(cè)量?jī)x器大多是以單片機(jī)、ARM、DSP為主來(lái)設(shè)計(jì)的，這三種方案在可靠性、靈活性、擴(kuò)展性等方面的都存在不足之處。為此設(shè)計(jì)了一款基于FPGA嵌入式IP軟核的SOPC系統(tǒng)，來(lái)實(shí)時(shí)測(cè)量人體脈搏，該系統(tǒng)解決了將IP硬核直接植入FPGA的方案時(shí)無(wú)法自由裁剪處理器而導(dǎo)致系統(tǒng)價(jià)格過(guò)高的不足，在SOPCBuilder和OuartusⅡ上根據(jù)實(shí)際需求配置Nios Ⅱ軟核及外設(shè)，從而使得系統(tǒng)在功能特點(diǎn)、硬件結(jié)構(gòu)、價(jià)格等方面得到平衡。

該文主要完成脈搏信號(hào)的采集調(diào)理、信號(hào)處理、Nios Ⅱ軟核的搭建。

1.設(shè)計(jì)原理

用戶在上位機(jī)對(duì)SOPC嵌入式系統(tǒng)發(fā)送測(cè)量命令，使得脈搏傳感器采集人體脈搏信號(hào)，脈搏信號(hào)由于其低頻強(qiáng)噪的特性，因此需要通過(guò)調(diào)理電路來(lái)對(duì)采集到的信號(hào)進(jìn)行去燥、濾波、放大等模擬信號(hào)處理，以便得到一個(gè)有用的脈搏信號(hào)。同時(shí)，SOPC接收來(lái)自上位機(jī)的控制命令，啟動(dòng)A/D轉(zhuǎn)換器對(duì)脈搏信號(hào)進(jìn)模數(shù)轉(zhuǎn)換，轉(zhuǎn)換完的數(shù)字量送到SOPC內(nèi)部做相應(yīng)的數(shù)值分析處理，并將結(jié)果送到上位機(jī)上顯示，同時(shí)存儲(chǔ)測(cè)量結(jié)果。

2.系統(tǒng)的硬件設(shè)計(jì)

系統(tǒng)的硬件設(shè)計(jì)主要完成的是信號(hào)的采集模擬處理：對(duì)采集到的微弱的脈搏信號(hào)進(jìn)行放大和濾波，濾除各種噪音信號(hào)干擾。

脈搏采集選用SC0073壓電式脈搏傳感器，由于脈搏信號(hào)為超低頻信號(hào)，極易引入工頻干擾，而且SC0073輸出信號(hào)十分微弱，一般情況下只有20mv左右，需要采用調(diào)理電路對(duì)脈搏信號(hào)進(jìn)行初級(jí)放大、帶通濾波、次級(jí)放大，該處選用AD620和LM358作為核心元件，目的是濾除50HZ的工頻干擾以及得到滿足A/D轉(zhuǎn)換的輸入電壓，硬件電路如圖2所示。

3.SOPC平臺(tái)的構(gòu)建

系統(tǒng)使用DE2開發(fā)板，其核心芯片是EP2C35F672C6，提供50MHZ和27MHZ的時(shí)鐘源。AD轉(zhuǎn)換器采用MAX197，該芯片是多量程、8通道、12位高精度的A/D轉(zhuǎn)換器，轉(zhuǎn)換時(shí)間為6us，從精度、分辨率、采樣率來(lái)看均符合設(shè)計(jì)需求。

圖3是系統(tǒng)的平臺(tái)設(shè)計(jì)框圖，其中PLL模塊利用鎖相環(huán)產(chǎn)生SDRAM、MAX197、脈搏計(jì)數(shù)模塊等模塊的時(shí)鐘信號(hào)。MAX197模塊控制AD轉(zhuǎn)換器對(duì)模擬脈搏信號(hào)進(jìn)行數(shù)字量的采集。經(jīng)過(guò)AD轉(zhuǎn)換后脈搏數(shù)字量，通過(guò)閾值比較器得到與脈搏同周期的方波，脈搏計(jì)數(shù)模塊統(tǒng)計(jì)60s內(nèi)方波數(shù)，就可得到脈搏值。

3.1脈搏測(cè)量模塊

圖4是利用VHDL編寫的脈搏數(shù)據(jù)處理模塊，其中FP50M模塊和count60模塊的功能是完成60s的定時(shí)器，datain[11..0]是從AD芯片輸出的脈搏信號(hào)的數(shù)字量，threshold是比較器的閾值，sig是經(jīng)過(guò)比較器的與脈搏波同周期的方波信號(hào)，最后對(duì)方波的計(jì)數(shù)由jishu模塊完成，其中tkeepl[3..0]、tkeep2[3..0]、tkeep3[3..0]分別是計(jì)數(shù)器的個(gè)位、十位、百位，將脈搏值送入NiosⅡ處理器中進(jìn)行存儲(chǔ)和組幀送入上位機(jī)。

3.2 Nios Ⅱ軟核的定制

SOPC Builder是SOPC系統(tǒng)的開發(fā)包，用于配置Nios Ⅱ、外設(shè)、存儲(chǔ)，生成與SOPC系統(tǒng)相關(guān)的監(jiān)控和軟件調(diào)試平臺(tái)。

NiosⅡ處理器是整個(gè)系統(tǒng)的核心，可根據(jù)系統(tǒng)的實(shí)際需求，從SOPC Builder組件庫(kù)中選擇IP模塊、存儲(chǔ)器、CPU、外圍接口，配置生成一個(gè)高度集成的SOPC嵌入式系統(tǒng)。系統(tǒng)的定制的SOPC系統(tǒng)如圖5所示，包括NiosⅡCPU、UART接口、SDRAM接口、EPCS接口、JTAG UART接口、定時(shí)器以及一些自定義PIO接口，在添加這些內(nèi)核的過(guò)程中可以根據(jù)系統(tǒng)要求配置芯片，把與系統(tǒng)不相關(guān)的硬件不集成到系統(tǒng)里，這樣就可以減少SOPC系統(tǒng)的硬件資源，并降低系統(tǒng)功耗。

從圖5可見NiosⅡ配置如下：

NiosⅡCPU：軟核有3種類型，為了調(diào)試方便，本系統(tǒng)采用NiosⅡ/f型。UART接口用于接收，發(fā)送串行數(shù)據(jù)。SDRAM組件用來(lái)存儲(chǔ)容易丟失的數(shù)據(jù)、文件，配置為為數(shù)據(jù)位16位，4個(gè)BANK，12位行地址，8位列地址。EPCS器件可用來(lái)存儲(chǔ)程序代碼以及管理FPGA的配置數(shù)據(jù)，并在上電時(shí)自動(dòng)完成對(duì)FPGA的配置。JTAGUART組件為CPU的調(diào)試模塊，在Nios IDE中進(jìn)行軟件調(diào)試時(shí)需此組件才可以進(jìn)行在系統(tǒng)調(diào)試。其余定義的PIO組件包括，脈搏數(shù)據(jù)輸出接口、控制AD轉(zhuǎn)換的端口等。

3.3系統(tǒng)功能原理框圖

在SOPC系統(tǒng)定制生成后，就要在Quartus Ⅱ中將PLL時(shí)鐘模塊、用戶自定義的脈搏測(cè)量模塊、Nios Ⅱ系統(tǒng)模塊進(jìn)行布局布線集成系統(tǒng)功能原理圖，如下圖6所示。

在Ouartus Ⅱ工程的頂層實(shí)體中對(duì)SOPC系統(tǒng)進(jìn)行管腳分配、時(shí)序約束，全編澤后通過(guò)JTAG接口將生成的.sof文件下載到FPGA開發(fā)板上。

4.結(jié)束語(yǔ)

該人體脈搏測(cè)量系統(tǒng)是利用VHDL編程，基于DE2開發(fā)的，可以方便實(shí)時(shí)測(cè)量人體脈搏，具有功能強(qiáng)、測(cè)量準(zhǔn)確、測(cè)量范圍寬，性價(jià)比高等特點(diǎn)，方便家庭及個(gè)人測(cè)量使用。同時(shí)利用FPGA/SOPC開發(fā)周期短、定制性高、擴(kuò)展性好的特點(diǎn)，可以不斷升級(jí)測(cè)量?jī)x來(lái)延長(zhǎng)產(chǎn)品的生命周期，并可以在使用過(guò)程中隨時(shí)添加更多的功能，具有良好的應(yīng)用前景。