2.4 GHz CMOS低噪聲放大器設(shè)計(jì)

程遠(yuǎn)垚，宋樹祥，蔣品群

(廣西師范大學(xué)電子工程學(xué)院，廣西桂林541004)

?

2.4 GHz CMOS低噪聲放大器設(shè)計(jì)

程遠(yuǎn)垚，宋樹祥，蔣品群

(廣西師范大學(xué)電子工程學(xué)院，廣西桂林541004)

本文采用TSMC 0.18 μm CMOS工藝，設(shè)計(jì)了兩款可工作在2.4 GHz頻率上的窄帶低噪聲放大器(LNA)。兩款LNA的電路結(jié)構(gòu)分別為Cascode電路結(jié)構(gòu)應(yīng)用電流復(fù)用技術(shù)，以及應(yīng)用正體偏置效應(yīng)的折疊Cascode結(jié)構(gòu)。所設(shè)計(jì)的兩款窄帶LNA的仿真結(jié)果表明，在2.4 GHz工作頻率上，Cascode結(jié)構(gòu)LNA在1.5 V供電電壓下電路功耗為4.9 mW，增益為23.5 dB，輸入輸出反射系數(shù)分別為-16.9 dB與-16.3 dB，噪聲系數(shù)為0.72 dB且IIP3為3.12 dBm；折疊Cascode結(jié)構(gòu)LNA可在0.5 V供電電壓下工作，功耗為1.83 mW，增益為23.8 dB，輸入輸出反射系數(shù)分別為-28.2 dB與-24.8 dB，噪聲系數(shù)為0.62 dB且IIP3為-7.65 dBm，適用于低電壓低功耗應(yīng)用。

CMOS；窄帶；低噪聲放大器；Cascode；電流復(fù)用；正體偏置

0 引言

現(xiàn)代無線通信技術(shù)和通信標(biāo)準(zhǔn)不斷進(jìn)行著更新?lián)Q代，通信設(shè)備性能要求也變得越來越復(fù)雜。在2.4 GHz工作頻率上有著諸多無線射頻應(yīng)用，如3G通信協(xié)議LTE；Wi-Fi協(xié)議IEEE 802.11a/b/g/n；藍(lán)牙Blueteeth IEEE 802.15.1等。這些無線射頻應(yīng)用對(duì)射頻接收機(jī)提出了低成本、低功耗、高性能等要求，某些應(yīng)用領(lǐng)域還要求在低供電電壓下工作，因此CMOS工藝的射頻電路成了近年的研究熱點(diǎn)。而低噪聲放大器(LNA)作為射頻接收機(jī)前端的關(guān)鍵模塊，更是一個(gè)重要的研究方向。

LNA的主要功能是在滿足輸入輸出匹配與線性度要求基礎(chǔ)上，在給出的功耗條件下為信號(hào)提供足夠的放大增益，同時(shí)又能保持優(yōu)異的噪聲性能。輸入輸出匹配與濾波效果相關(guān)，良好的線性度能提高信號(hào)抗干擾能力，高增益有助于抑制后端電路噪聲但會(huì)惡化線性度， LNA的噪聲性能對(duì)接收機(jī)的噪聲性能有決定性的作用。各性能的最佳值往往無法同時(shí)達(dá)到，因而CMOS工藝下的LNA設(shè)計(jì)需要權(quán)衡輸入輸出匹配、增益、線性度、噪聲、功耗等各項(xiàng)性能，在不斷折中過程中取最優(yōu)效果。

本文采用TSMC 0.18 μm CMOS工藝，將帶額外電容的源級(jí)電感退化Cascode結(jié)構(gòu)為基礎(chǔ)，以優(yōu)化增益與工作電壓為研究方向，設(shè)計(jì)2款可工作在2.4 GHz頻率上的窄帶LNA，其中LNA2可以在0.5 V電壓下工作，達(dá)到低電壓低功耗應(yīng)用的性能要求。

1 輸入匹配分析

在窄帶LNA的設(shè)計(jì)中，源級(jí)電感退化Cascode結(jié)構(gòu)十分常見，因?yàn)樵摻Y(jié)構(gòu)有著噪聲系數(shù)較低、輸入阻抗匹配性能好等優(yōu)點(diǎn)，并且Cascode結(jié)構(gòu)能夠抑制晶體管寄生柵漏電容引起的米勒效應(yīng)，從而提高電路的反向隔離性能。但其結(jié)構(gòu)的缺陷在于不能滿足噪聲與輸入阻抗的同步匹配，通常需要在噪聲和輸入阻抗匹配之間做折中。為了彌補(bǔ)電路缺點(diǎn)，可以在源級(jí)電感退化Cascode結(jié)構(gòu)中的共源管柵源兩端并聯(lián)一個(gè)額外的電容Cex，因此獲得額外的可調(diào)參數(shù)對(duì)電路的輸入阻抗匹配進(jìn)行調(diào)整，從而讓電路可以在功耗受限條件下達(dá)到噪聲與輸入阻抗的同步匹配[1]。加入額外電容Cex的源級(jí)電感退化Cascode結(jié)構(gòu)如圖1所示，對(duì)應(yīng)小信號(hào)等效電路圖如圖2所示。

圖1 改進(jìn)的Cascode結(jié)構(gòu)Fig.1 cascode LNA

圖2 小信號(hào)等效電路Fig.2 small-signal equivalent circuit

圖3 Cascode結(jié)構(gòu)應(yīng)用電流復(fù)用技術(shù)Fig.3 Cascode with current-reuse technique

對(duì)圖2的等效電路圖進(jìn)行簡要分析，在忽略電感的寄生電阻和晶體管NM1的柵極電阻后，輸入阻抗Zin公式為：

(1)

其中Cgs1是NMOS晶體管NM1柵源之間的寄生電容，gm1是晶體管NM1的跨導(dǎo)。為了在工作頻率2.4 GHz上獲得最大傳輸功率，需要輸入阻抗Zin在2.4 GHz處的實(shí)部與信號(hào)源阻抗Rs(50Ω)相等，同時(shí)虛部為0。相關(guān)公式如下：

(2)

(3)

可以經(jīng)由調(diào)節(jié)Ls的值來使Zin的實(shí)部Re[Zin]等于50 Ω，而Im[Zin]則可以通過調(diào)節(jié)Lg與Cex的值使其在2.4 GHz處發(fā)生諧振從而消除虛部。

2 技術(shù)研究

2.1 電流復(fù)用技術(shù)

電流復(fù)用技術(shù)旨在不提高電路功耗情況下提高電路的功率增益，此種技術(shù)在LNA的設(shè)計(jì)中有著廣泛應(yīng)用[2-3]。電流復(fù)用技術(shù)的主要思想是讓多個(gè)放大級(jí)器件共用同一路偏置靜態(tài)電流,因而能夠在保持電路功耗的同時(shí)，增加放大級(jí)從而獲得增益的提高。

圖3為簡單Cascode結(jié)構(gòu)應(yīng)用電流復(fù)用技術(shù)后的電路結(jié)構(gòu)圖。對(duì)圖3進(jìn)行簡單的電路分析。射頻輸入信號(hào)經(jīng)過Cascode結(jié)構(gòu)的共源級(jí)晶體管NM1進(jìn)行信號(hào)放大后，到達(dá)設(shè)置在共柵級(jí)晶體管NM2前的電流復(fù)用結(jié)構(gòu)。工作頻率上的電容Cp1因?yàn)榕cLp諧振而形成一條低阻抗通路，所以有用信號(hào)會(huì)通過電容Cp1進(jìn)入共柵級(jí)晶體管NM2的柵極，從而使NM2轉(zhuǎn)變成了第二級(jí)共源級(jí)晶體管，信號(hào)因此得到二次放大。電感Lp形成的高阻抗通路會(huì)阻隔高頻信號(hào)進(jìn)入NM2的源極，但偏置電流可以順利流通，同時(shí)連通GND與NM2源級(jí)的電容Cp2也會(huì)消除源級(jí)的高頻信號(hào)?；谝陨瞎ぷ髟?，電流復(fù)用技術(shù)實(shí)現(xiàn)了同一路偏置電流條件下對(duì)信號(hào)進(jìn)行2次有效放大的功能，這與傳統(tǒng)的通過犧牲功耗為代價(jià)來提高增益的做法完全不同。電流復(fù)用技術(shù)提高了電路的效能，這在集成電路的設(shè)計(jì)中具有很大的優(yōu)勢(shì)。

2.2 折疊結(jié)構(gòu)與正體偏置效應(yīng)

近年來，一些新型射頻應(yīng)用(例如手持設(shè)備、無線遙感設(shè)備等)不僅要求系統(tǒng)正常工作時(shí)的供電電壓能夠降低至1 V以下，還要求電路的功耗非常低。為了滿足低電壓低功耗應(yīng)用的要求，可以采用折疊結(jié)構(gòu)與正體偏置效應(yīng)等設(shè)計(jì)方法對(duì)電路進(jìn)行低電壓優(yōu)化。

常見的共源共柵結(jié)構(gòu)通常由2個(gè)NMOS晶體管層疊組成，因此工作電壓往往要達(dá)到至少2倍閾值電壓(VDD≥2Vth)才能使該電路正常工作。為了讓電路能夠在低供電電壓下正常工作，可以把層疊共源共柵結(jié)構(gòu)改成圖4中的折疊共源共柵結(jié)構(gòu)。用PMOS晶體管取代NMOS共柵級(jí)晶體管，并且在共源級(jí)與共柵級(jí)之間加入偏置電壓，從而將兩層晶體管層疊結(jié)構(gòu)轉(zhuǎn)化為兩路單層晶體管結(jié)構(gòu)，此時(shí)偏置電壓只需要滿足單層晶體管閾值電壓(VDD≥Vth)即可讓電路正常工作，供電電壓可以低至1 V以下[4]。

圖4 折疊Cascode結(jié)構(gòu)Fig.4 Folded cascade

圖5 NMOS管應(yīng)用正體偏置Fig.5 Forward-body-bias technique in NMOS

雖然折疊共源共柵結(jié)構(gòu)可以將供電電壓下限降低至單個(gè)Vth，但是由于電路中其他器件的分壓等原因，較低的供電電壓可能會(huì)使MOS管無法保持工作在強(qiáng)反型區(qū)，因而造成增益與噪聲性能遭受惡化。此時(shí)可以利用正體偏置效應(yīng)，將MOS管的閾值電壓降低，從而進(jìn)一步降低供電電壓。

對(duì)圖5的NMOS晶體管剖面圖進(jìn)行與閾值電壓Vth相關(guān)的分析。我們知道NMOS晶體管的工作原理如下：對(duì)柵端施加正電壓Vg，當(dāng)Vg逐漸增大時(shí)，由于G端和襯底會(huì)形成一個(gè)電容器，此時(shí)襯底內(nèi)部的空穴將遠(yuǎn)離G端，產(chǎn)生與G端正電荷對(duì)應(yīng)的“耗盡層”負(fù)電荷。Vg電壓持續(xù)升高到一定程度時(shí)，S端的電荷載流子就能夠通過“耗盡層”流向D端，此時(shí)可以認(rèn)為該NMOS晶體管“導(dǎo)通”，其內(nèi)部產(chǎn)生了電荷載流子“溝道”，當(dāng)前NMOS晶體管的G端電壓與S端電壓差就是“閾值電壓”?？紤]到體偏置效應(yīng)，閾值電壓Vth的公式可寫成[5]：

(5)

其中：Vth0是忽略體偏置效應(yīng)的晶體管閾值電壓；γ是體偏置效應(yīng)系數(shù)；VSB是S端和襯底的電勢(shì)差；φF是與襯底摻雜濃度成正比的費(fèi)米系數(shù)。式(5)表明，當(dāng)VSB變大Vth也會(huì)隨之變大，當(dāng)VSB變小Vth也會(huì)隨之變小，因此可以在襯底端施加正偏置電壓使得VSB減小，從而減小Vth，最終降低電路對(duì)偏置電壓VDD的要求。深阱CMOS工藝的射頻集成電路設(shè)計(jì)中，每個(gè)晶體管的襯底與整個(gè)芯片襯底都是隔絕的，所以對(duì)晶體管施加獨(dú)立的偏置電壓并不會(huì)影響到其他元器件。

3 LNA電路設(shè)計(jì)

帶額外電容Cex的源級(jí)電感退化Cascode結(jié)構(gòu)解決了噪聲匹配與輸入阻抗匹配無法同時(shí)達(dá)到的問題，又兼有噪聲較低、阻抗匹配性能較好、反向隔離好等優(yōu)點(diǎn)。基于此種電路結(jié)構(gòu)，本文結(jié)合電流復(fù)用技術(shù)，經(jīng)過改進(jìn)和優(yōu)化，設(shè)計(jì)了第一款窄帶LNA，其完整電路結(jié)構(gòu)圖如圖6所示。

圖6中Cin為隔直電容，通常取值幾個(gè)pF，用于抑制高頻信號(hào)對(duì)電路工作點(diǎn)的影響。Lg、Cex、Ls與NM1的寄生電容Cgs1組成輸入匹配網(wǎng)絡(luò)，可以通過調(diào)節(jié)Ls與Cex等器件的值令輸入阻抗達(dá)到匹配。Cp1、Lp與Cp2組成電流復(fù)用級(jí)間匹配網(wǎng)絡(luò)，通過調(diào)節(jié)適當(dāng)?shù)闹?，達(dá)到讓NM2由共柵級(jí)轉(zhuǎn)變?yōu)楣苍醇?jí)的目的，從而令2個(gè)共源級(jí)放大管在同一路偏置電流下正常工作。Ld為負(fù)載電感，與Cout組成輸出匹配網(wǎng)絡(luò)。晶體管NM3與NM4組成偏置電路，NM3與NM1構(gòu)成電流鏡結(jié)構(gòu)讓NM1偏置電壓設(shè)置在670 mV，Rbias1與Rbias2為偏置電阻，取值通常為幾kΩ，是為了避免信號(hào)通路受到偏置電路的影響。

圖6 LNA1的完整電路結(jié)構(gòu)圖Fig.6 Complete schematic of the LNA1

圖7 LNA2的完整電路結(jié)構(gòu)圖Fig.7 Complete schematic of the LNA2

因?yàn)槌Ｒ姷腃ascode結(jié)構(gòu)LNA無法滿足工作電壓低于1 V的條件，本文基于低電壓低功耗應(yīng)用的要求，采用折疊Cascode結(jié)構(gòu)與正體偏置技術(shù)，設(shè)計(jì)了第二款窄帶LNA，其完整電路結(jié)構(gòu)圖如圖7所示。圖7中NM1與PM1組成折疊Cascode結(jié)構(gòu)，輸入匹配網(wǎng)絡(luò)與LNA1類似，輸出匹配網(wǎng)絡(luò)由Ld2、Cd與Cout構(gòu)成，調(diào)節(jié)Ld2與Cd可以達(dá)到輸出阻抗匹配。為了協(xié)調(diào)2個(gè)放大級(jí)，本文采用Ld1作為負(fù)載電感，不但為第一級(jí)提供負(fù)載，并且為電路提供了偏置。VDD經(jīng)由Rbias2為NM1的襯底提供正電壓偏置，而PM1襯底直接接地，2個(gè)晶體管由于正體偏置效應(yīng)使得閾值電壓Vth得到了降低。結(jié)合折疊結(jié)構(gòu)對(duì)工作電壓的優(yōu)化，只需0.5 V的供電電壓即可讓電路正常工作。

4 電路仿真及實(shí)驗(yàn)結(jié)果

根據(jù)圖6與圖7所示的LNA電路結(jié)構(gòu)原理圖，采用cadence公司的 SpectreRF分別對(duì)2款LNA進(jìn)行仿真。LNA1與LNA2的器件參數(shù)見表1、表2。

表1 LNA1的設(shè)計(jì)參數(shù)

表2 LNA2的設(shè)計(jì)參數(shù)

在1.5 V直流電壓下對(duì)LNA1進(jìn)行仿真，電路的直流功耗為4.9 mW。圖8顯示了LNA1的S參數(shù)仿真結(jié)果：在工作頻率2.4 GHz處，LNA1的前向增益S21達(dá)到23.5 dB，輸入反射系數(shù)S11與輸出反射系數(shù)分別為-16.9 dB和-16.3 dB，反向增益為-33.3 dB，由此看出LNA1的輸入輸出阻抗匹配均良好，增益性能優(yōu)良。從圖9中可以觀察到，在工作頻率2.4 GHz上噪聲系數(shù)曲線達(dá)到最低點(diǎn)，此時(shí)噪聲系數(shù)僅為0.72 dB，與最低噪聲系數(shù)曲線十分接近，說明電路的噪聲匹配程度良好。圖10顯示的是電路的輸入三階交調(diào)點(diǎn)，在2.4 GHz上達(dá)到3.12 dBm，說明電路有著良好的線性度。

圖8 LNA1 S參數(shù)仿真Fig.8 Simulated S-parameter of LNA1

圖9 LNA1噪聲系數(shù)仿真Fig.9 Simulated noise figure of LNA1

圖10 LNA1 線性度仿真Fig.10 Simulated IIP3 of LNA1

圖11 LNA2 S參數(shù)仿真Fig.11 Simulated S-parameter of LNA2

圖12 LNA2噪聲系數(shù)仿真Fig.12 Simulated noise figure of LNA2

圖13 LNA2 線性度仿真Fig.13 Simulated IIP3 of LNA2

得益于折疊結(jié)構(gòu)與正體偏置效應(yīng)，LNA2的工作電壓降低到了0.5 V。在0.5 V直流電壓下對(duì)LNA2進(jìn)行仿真，電路的直流功耗為1.8 mW。由圖11可觀察到，在工作頻率2.4 GHz處，LNA2的前向增益S21達(dá)到23.8 dB，輸入反射系數(shù)S11與輸出反射系數(shù)分別為-28.2 dB和-24.8 dB，反向增益為-32.23 dB， LNA2的輸入輸出阻抗匹配性能良好，而增益并沒有因?yàn)楣ぷ麟妷航档投鴲夯?，保持在了高增益水平。從圖12中可以觀察到，在工作頻率2.4 GHz上噪聲系數(shù)僅為0.62 dB。圖13中可看到，電路的輸入三階交調(diào)點(diǎn)在2.4 GHz上為-7.65 dBm，說明折疊結(jié)構(gòu)在一定程度上惡化了線性度。

表3是把本文所設(shè)計(jì)的2款窄帶LNA與此前發(fā)表的LNA的主要仿真性能作比較。由此表可以看出：在工作頻率2.4 GHz上，本文所設(shè)計(jì)的2款LNA均表現(xiàn)出高增益低噪聲的特點(diǎn)，且輸入輸出阻抗匹配良好，此外LNA1的線性度性能優(yōu)良，LNA2則能在低至0.5 V電壓下工作，滿足低電壓低功耗應(yīng)用的要求。

表3 本文提出的LNA與此前發(fā)表的LNA性能比較

5 結(jié)論

本文采用TSMC 0.18 μm CMOS工藝設(shè)計(jì)了2款工作頻率為2.4 GHz的窄帶LNA，并進(jìn)行了電路仿真。其中LNA1采用Cascode結(jié)構(gòu)作為主要結(jié)構(gòu)，并使用電流復(fù)用技術(shù)對(duì)增益進(jìn)行優(yōu)化，仿真結(jié)果顯示在2.4 GHz上，增益達(dá)到23.5 dB，輸入輸出匹配良好，噪聲系數(shù)為0.72 dB，1.5 V供電電壓下功耗為4.9 mW，IIP3值為3.12 dBm。LNA2采用折疊Cascode結(jié)構(gòu)與正體偏置效應(yīng)降低工作電壓需求，仿真結(jié)果顯示LNA2能在0.5 V電壓下正常工作，功耗僅為1.8 mW，增益為23.8 dB，噪聲系數(shù)0.62 dB，輸入輸出匹配優(yōu)良。本文所設(shè)計(jì)的2款窄帶LNA在2.4 GHz工作頻率上各性能指標(biāo)均有很好的兼顧，具備了較高增益、較低噪聲、良好輸入輸出匹配的特性，LNA2適用于低電壓低功耗射頻應(yīng)用。

[1] NGUYEN T K,OH N J,CHOI H C,et al. CMOS low noise amplifier design optimization technique[C]// The 2004 47th Midwest Symposium on Circuits and Systems:Volume 1.Piscataway NJ:IEEE Press,2004: 185-188.DOI: 10.1109/MWSCAS.2004.1353928.

[2] LIN Yijing,HSU S S H,JIN Junde,et al.A 3.1-10.6 GHz ultra-wideband CMOS low noise amplifier with current-reused technique[J]. IEEE Microwave and Wireless Components Letters,2007,17(3):232-234. DOI:10.1109/LMWC.2006.890503.

[3] HAM J H,LEE J Y,YUN T Y.21-dB gain ultra-wideband complementary metal-oxide semiconductor low-noise amplifier with current-reuse technique[J].IET Microwaves Antennas & Propagation,2011，5(12):1495-1501.DOI:10.1049/iet-map.2010.0438.

[4] HSIEH H H,WANG J H,LU L H.Gain-enhancement techniques for CMOS folded cascode LNAs at low-voltage operations[J].IEEE Transactions on Microwave Theory and Techniques,2008,56(8):1807-1816.DOI:10.1109/TMTT.2008.927304.

[6] 陳冠,陳向東,石念. 2.4G CMOS低噪聲放大器設(shè)計(jì)[J].微電子學(xué)與計(jì)算機(jī)，2009,26(5):235-238.

[7] 徐躍,楊英強(qiáng). 1V高線性度2.4GHz CMOS低噪聲放大器[J].電路與系統(tǒng)學(xué)報(bào)，2009,14(4):97-100.

[8] HAGHIGHITALAB D,VASILEVSKI M,ABOUSHADY H.LNA automatic synthesis and characterization for accurate RF system-level simulation[C]//2010 53rd IEEE International Midwest Symposium on Circuits and Systems.Piscataway,NJ:IEEE Press,2010:938-941.DOI:10.1109/MWSCAS.2010.5548785.

[9] MANJULA S,SELVATHI D.Design of low power 2.4GHz CMOS cascode LNA with reduced noise figure for WSN applications[J].Wireless Personal Communications,2013,70(4):1965-1976.DOI:10.1007/s11277-012-0790-4.

[10] YANG Laichun,YAN Yuexing,ZHAO Yiqiang,et al.A high gain fully integrated CMOS LNA for WLAN and Bluetooth application[C]//2013 IEEE International Conference of Electron Devices and Solid-State Circuits.Piscataway,NJ:IEEE Press,2013:1-2.DOI:10.1109/EDSSC.2013.6628229.

[11] TAIBI A, SLIMANE A,TEDJINI S A,et al.A 0.9V low power reconfigurable CMOS folded cascode LNA for multi-standard wireless applications[C]//2014 9th International Design and Test Symposium. Piscataway,NJ:IEEE Press,2014:185-188.DOI:10.1109/IDT.2014.7038610.

(責(zé)任編輯 黃 勇)

Design of 2.4 GHz CMOS Low-noise Amplifier

CHENG Yuanyao，SONG Shuxiang，JIANG Pinqun

(College of Electronic Engineering，Guangxi Normal University，Guilin Guangxi 541004，China)

In this paper， two narrowband low-noise amplifiers (LNAs) are designed, which can operate in the 2.4 GHz frequency with TSMC 0.18 μm CMOS technology. One of the circuit structures is Cascode structure with current-reuse technique，and the other is folded Cascode structure with forward-body-bias technique. The simulation results of the designed narrowband LNAs show that，in the 2.4 GHz frequency，Cascode LNA consumes 4.9 mW from a 1.5 V DC supply，gain is 23.5 dB，input and output reflection coefficients are -16.9 dB and -16.3 dB，noise figure is 0.72 dB and IIP3 is 3.12 dBm; and the folded Cascode LNA can operate under 0.5 V DC supply，power consumption is 1.83 mW，gain is 23.8 dB，input and output reflection coefficients are -28.2 dB and -24.8 dB，noise figure is 0.62 dB and IIP3 is -7.65 dBm, which is suitable for low voltage and low power applications.

CMOS；narrowband；low-noise amplifier；Cascode；current-reuse；forward-body-bias

10.16088/j.issn.1001-6600.2016.03.002

2016-01-15

國家自然科學(xué)基金資助項(xiàng)目(61361011)；廣西自然科學(xué)基金資助項(xiàng)目(2014jjAA70058)；廣西高等學(xué)校優(yōu)秀中青年骨干教師培養(yǎng)工程資助(GXQG022014002)

宋樹祥(1970—)，男，湖南雙峰人，廣西師范大學(xué)教授，博士。E-mail:songshuxiang@mailbox.gxnu.edu.cn

TN432

A

1001-6600(2016)03-0007-07