FPGA數字調頻發(fā)射機的原理及設計

薛濤

[摘要]在二十一世紀，伴隨著軟件無線電技術的快速發(fā)展，通信領域進入了數字時代，其已成為未來發(fā)射機的主流。

[關鍵詞]FPGA 數字調頻發(fā)射機 原理 設計

二十一世紀以來，隨著軟件無線電技術和微電子技術的不斷蓬勃發(fā)展，通信技術也進入了一個快速發(fā)展的時期，其特別是在在軍事通信和民用通信中有著十分重要的作用。在1992年，人們提出了軟件無線電技術，至今已經取得了長足的發(fā)展，其突破了傳統(tǒng)的無線電單一功能。現(xiàn)在的無線通信領域之中，模擬調制的相關技術已經逐漸成熟，但是一些方面比如在調制碼率、帶寬利用率方面效率不高，由于二極管技術限制的制約，同樣制約了調制頻偏受，與此同時因為模擬調制發(fā)射機，它的功能相對來說比較的單一，這就使得系統(tǒng)的調制頻率無法進行調節(jié)，調制不可再配置，從而無法滿足多頻變得要求。此時，數字調制發(fā)射機就應運而生。與模擬調制相比較，其具備了前者無法匹敵優(yōu)勢，其可以進行重新組合調制，只需要利用可編程器件即可完成上述目的，并且還可以兼容其他的調制方式，對有限的頻率資源進行合理利用。在現(xiàn)實使用時，可以將采編器與其歸一，增強了擴展性。

當下，通信技術領域的必然發(fā)展趨勢是電路數字化，這是因為數字通信具有很強的抗干擾能力，可靠穩(wěn)定的傳輸性能，另外其易于對傳輸的數字信號進行處理和存儲，以及還有易集成、小型化等各方面的優(yōu)點。綜上所述，數字發(fā)射機的優(yōu)點眾多，例如工作性能安全可靠，各種功能集成運行，造價低體積小等等。在當前科技飛躍發(fā)展的大背景之下，數字調制發(fā)射機的性能比起以前的產品來說，可謂是性能大大提高，且具有體積小，成本低的優(yōu)勢，因此更具備廣闊的應用前景。在本次設計當中，筆者針對數字調制發(fā)射機，首先對它的原理進行了學習和闡述，然后對其各個重要主要組成部分進行了一一分析和設計。從而可知要實現(xiàn)數字調制發(fā)射機的功能集成化設計，也就是將數字調制發(fā)射機的功能集中到FPGA芯片之上，并且筆者在此基礎上，對各部分進行了設計。

一、FPGA簡述

FPGA是現(xiàn)場可編程門陣列，它是基于互聯(lián)連接的可配置邏輯塊CLB矩陣的半導體器件。其與ASIC相比，F(xiàn)PGA可以針對所需的功能或者是需要按照一定的要求進行編程。它是ASIC中一種半定制的電路，它可以按照用戶按照需求進行自定義以及配置的一種高容量的現(xiàn)場可編程門陣列。FPGA的內部邏輯單元陣列是由許多小單元一起組成，各個邏輯單元的信號經由周邊布線通道來實現(xiàn)相互連接，用戶自行對布線通道和邏輯單元進行按需配置，按照不同的設計配置，集成塊的功用也就不盡相同。在集成技術高速發(fā)展的二十一世紀，F(xiàn)PGA的功能越來越強大，規(guī)模也是越來越大，其已經在很多平臺的支持下用來設計和實現(xiàn)多種多樣的中小規(guī)模的邏輯器系統(tǒng)。

一般來講，F(xiàn)PGA包括由CLB、IOB和IR這三種可編程電路和SRAM共同組成，這里SRAM是由于存放編程數據的。FPGA最重要的一個組成部分就是CLB，它能夠實現(xiàn)邏輯功能。IOB負責提供引腳和內部邏輯陣列間連接，每一個引腳都由專門的一個IOB進行控制，進行輸入或輸出的雙向功能配置，其包括輸入和輸出緩沖器、觸發(fā)鎖存器等等幾個部分，排列在芯片周圍。IR，作為可編程互聯(lián)資源，通過包含其中的一些可編程開關以及金屬線實現(xiàn)CLB與IOB的聯(lián)接，這樣從而構建成各種功用的不同系統(tǒng)?？偠灾瓼PGA具有眾多突出優(yōu)點，尤其是以集成度高、容易進行編程仿真、速度快體積小等優(yōu)點，得以廣泛應用在在通信、信號、電力等各行各業(yè)。

二、數字調頻發(fā)射機組成與原理

從下圖1可以知道，通常數字調頻發(fā)射機的五大主要組成部分，它們分別是模數轉換器A/D、FIR濾波器、直接數字頻率合成DDS、PLL鎖相環(huán)頻率合成器、和單邊帶調制SSB這五部分。

眾所周知的是原始的輸入信號的頻率都比較低，而且它是相位與幅度都是隨著時間變化而變化的模擬輸入信號。因此要通過A/D進行信號轉換，再進行DDS輸入實現(xiàn)基帶信號調頻。最后交由SSB實現(xiàn)調幅目的，這樣就可以無失真將低頻信號搬移至高頻載波之中。發(fā)射階段則通過功率放大器進行放大之后再輸出，再使用天線向四周空間輻射，就這樣就完成了整個信號的調制和發(fā)射。本文接下來將結合A/D、FIR、DDS、PLL、SSB這五個重要組成部分進行闡述說明和分析設計。

三、FIR數字濾波器的設計

濾波器的作用就是提取有用的信號，將無用的信號或者噪聲進行過濾，對信號的頻帶進行擴展，對信號的特定頻譜分量進行轉變。

FIR數字濾波器需要通過一定的運算變換和處理操作，然后就可以做到變換輸入序列為人們所需要的序列，簡單來講就是不管輸入序列如何，我們只需要進行要求設定，對其進行處理然后就可以得到目標序列，使其符合需求，這樣就成功完成信號頻譜改變的任務了。在數字信號傳輸和處理方面數字濾波器的應用十分廣泛，例如在通信遙測之中，人們要求能夠快速的實時的對數據進行處理，則可通過其系數相關特點，即h（i）=h（N-i），即h0=h7、hl=h6、h2=h5、h3=h4，對于偶數M階的濾波器，那么就只要有M/2個乘法器就可以了，而如果是奇數M，那么就需要（M+1）/2個乘法器來實現(xiàn)目標。下圖以8階為例，如下圖2所示其為串行方式8階的結構。

四、直接數字頻率合成器DDS的設計

二十一世紀的科技在迅速發(fā)展，近些年來有新的合成頻率的方式也在不斷興起，其中的一種就是直接數字合成技術（簡稱DDS或DDFS）。DDS合成頻率技術優(yōu)勢之處十分明顯，比如在一些方面，包括轉換信號頻率的速度非?？旃?jié)約時間，還可以輸出連續(xù)得相位信號，還具有頻率分辨率高、控制靈活等顯著特征，使得DDS成功的成為行業(yè)中的領頭羊。本次設計采用基于FPGA的自行設計實現(xiàn)DDS系統(tǒng)，因為其中可編輯邏輯器件功能足夠強大，以其杰出的的高速、大規(guī)模、可編程等顯著功能，可以完美實現(xiàn)DDS。結合FPGA，人們可以依據實際的需要，方便快捷的進行調幅、調頻、調相位方面的操作。

通過將不同的波形數據存放如ROM中，就可輸出目標波形，比如說方波、矩形波、三角波、鋸齒波等等，可以說可實現(xiàn)任何一種波的輸出。再如果存入了正弦和余弦函數表，那么就能夠得到正交輸出信號。直接數字頻率合成優(yōu)點有很多，其易于控制和集成，轉換速度和頻率也很快很高，也能夠輸出連續(xù)相位，但是因為器件的約束，使得其輸出信號頻率不夠高?，F(xiàn)如今，科學技術迅猛發(fā)展，相信隨著隨著數字集成技術的飛速發(fā)展，這一不足之處肯定會得到完善的解決。無論如何，瑕不掩瑜，目前DDS以其獨特的性能使用起來十分方便快捷，而且其質量小、穩(wěn)定系數高、造價低、易于集成等綜合性優(yōu)點收到廣泛關注和應用。

五、PLL載波信號合成設計

整個發(fā)射機之中由DDS生成低頻的基帶信號，學習過電磁學知識我們知道，低頻的信號不能也無法直接進行遠距離空間的傳輸，這樣造成了無法直接進行無線信號的傳輸，因此需要借助高頻載波，將低頻信號附加在其之上，那么才能夠實現(xiàn)真正有效的無線傳輸。這里就需要運用到采用鎖相環(huán)路合成法，簡稱為PLL，來進行操作。

基本鎖相環(huán)的主要組成包括鑒相器PD、環(huán)路濾波器、壓控振蕩器VCO這三大部分組成。它的基本功能是負責跟蹤輸入信號的相位，然后經過鑒相器產生一個與其和VCO信號相位差成比例的電壓。這個電壓通過環(huán)路濾波器，噪聲和高頻信號成分被其濾除之后，再經過調制VCO的頻率，在PD鑒相器中與起初信號進行比較，進行重復操作直到VCO以固定的相位鎖住輸入信號，通過跟蹤相位以獲得頻率同步和頻率跟蹤。利用鑒相器PD來比對參考與輸入信號間的相位，輸出相位差函數的電壓。環(huán)路濾波器是線性電路，可以慮除高頻信號成分與噪音，讓差頻分量順利通過。由此可知，整個鎖相環(huán)路工作原理十分簡單快捷，利用它可合成穩(wěn)定性和精度都很高的信號，在本次的設計中就采用這種鎖相頻率合成法來完成合成來進行調節(jié)高頻載波信號。

六、單邊帶調制SSB設計

學習電磁場理論可知在無線傳輸中，天線的尺寸和波長是成正比的，而信號的頻率則與波長成反比，所以直接采用無線傳輸低頻基帶信號是不現(xiàn)實的，要將低頻信號附加在載波信號之上來進行傳輸。通過控制低頻信號以達到利用高頻載波的某一個參數的目的，使得其伴隨著信號變化而變化，這就是調制。對于此次SSB調制使用幅度調制來完成信號的附加搬移，將低頻信號加載到載波信號上。整個系統(tǒng)的幅度調制用AD公司的I/Q調制器AD8346芯片，它的可調頻帶是0.5-2.5GHz，主要包括本振源、混頻器、V-I轉換器、差分信號一單邊帶信號轉換器等幾個組成。講一個信號常量輸入給DDS時，通過其合成功能得到單一頻率的波源信號，接著利用I/Q實現(xiàn)正弦信號的幅度調制，也就是說任一信號源輸入到DDS之中再經由I/Q，就可以完成低頻信號頻譜的搬移。

七、關于控制電路的設計

在本次設計中關于控制電路的設計主要是從下面三個方面的任務著手的：①為A/D、D/A、PLL、SSB提供時鐘；②完成對PLL、A/D、D/A的控制；③對DDS輸出的信號，進行后期處理，然后再輸出到D/A。

本次設計基于FGPA對數字調頻發(fā)射機進行的研究和設計，針對A/D、FIR、DDS、PLL、SSB等各組成部分進行了設計并給出了實現(xiàn)方案，使得數字調制發(fā)射機各個方面的性都能夠得以提升，并為以后的工作提供了一定的參考依據。