某型多調(diào)制方式低相噪毫米波頻率源設(shè)計(jì)*

陳昌明，黃剛

（成都信息工程大學(xué)通信工程學(xué)院，成都610225）

某型多調(diào)制方式低相噪毫米波頻率源設(shè)計(jì)*

陳昌明*，黃剛

（成都信息工程大學(xué)通信工程學(xué)院，成都610225）

介紹了一種低相噪、多調(diào)制方式毫米波頻率源方案，采用直接數(shù)字頻率合成（DDS）+鎖相環(huán)（PLL）技術(shù)，通過引入FPGA解決了同時(shí)產(chǎn)生多調(diào)制編碼單元的難題。詳細(xì)分析了數(shù)字調(diào)制編碼單元，給出了軟件控制流程、m序列Modelsim仿真結(jié)果以及環(huán)路濾波器設(shè)計(jì)參數(shù)。實(shí)測(cè)結(jié)果表明，調(diào)制信號(hào)中心頻率30 GHz，輸出功率大于4 dBm，相位噪聲優(yōu)于-100 dBc/Hz@100 kHz。關(guān)鍵詞：多調(diào)制；直接數(shù)字頻率合成（DDS）；鎖相環(huán)（PLL）；FPGA

雖然4G網(wǎng)絡(luò)在全球還處于普及期，但是5G網(wǎng)絡(luò)已經(jīng)開始布局，2015年4月23日，工信部、發(fā)展改革委、科技部共同支持成立IMT-2020（5G）推進(jìn)組，作為5G推進(jìn)工作的平臺(tái)；中國(guó)通信業(yè)巨頭華為將為2018年俄羅斯世界杯足球賽建設(shè)5G實(shí)驗(yàn)網(wǎng)，其通信速率將達(dá)到10 Gbit/s；韓國(guó)三星電子在2014年研發(fā)出用于5G網(wǎng)絡(luò)的實(shí)驗(yàn)性通信系統(tǒng)，其工作于28 GHz毫米波頻段，數(shù)據(jù)速率為7.5 Gbit/s。毫米波頻率源作為現(xiàn)代通信系統(tǒng)核心部件之一［1-4］，其性能好壞對(duì)整個(gè)通信鏈路起著至關(guān)重要的作用，其中頻率源調(diào)制方式對(duì)系統(tǒng)關(guān)鍵指標(biāo)相位噪聲、頻率穩(wěn)定度、數(shù)據(jù)速率以及頻譜純度等有著重要影響。而目前研制的頻率源調(diào)制方式較為單一，無法滿足4G、5G網(wǎng)絡(luò)下超高速、大容量以及高速數(shù)據(jù)率傳輸?shù)纫蟆；诖?，本文以毫米波通信系統(tǒng)為應(yīng)用背景，采用DDS+PLL技術(shù)，通過引入FPGA，利用其豐富的邏輯單元來解決同時(shí)產(chǎn)生多種調(diào)制方式編碼單元的難題，設(shè)計(jì)了一種低相噪、可用于毫米波通信系統(tǒng)的多調(diào)制方式頻率源。

1　系統(tǒng)方案設(shè)計(jì)

系統(tǒng)主要指標(biāo)如表1所示。

表1　系統(tǒng)主要指標(biāo)

結(jié)合毫米波頻率源設(shè)計(jì)指標(biāo)要求，通過對(duì)系統(tǒng)和頻率點(diǎn)的精確規(guī)劃，系統(tǒng)設(shè)計(jì)方案如圖1所示。主要由數(shù)字電路，微波電路和毫米波電路3部分組成，其中數(shù)字調(diào)制編碼單元作為系統(tǒng)的核心，包括線性調(diào)頻（LFM）編碼單元，QPSK調(diào)制的Gold編碼和跳頻的m序列發(fā)生器。微波電路部分由DDS、PLL、環(huán)路濾波器、VCO和放大器組成，毫米波電路包括倍頻器、濾波器和放大器等部分。其中FPGA芯片選用Altera公司的Cyclone II EP2C35F672C6，其邏輯單元數(shù)為33 216個(gè)，DDS芯片選用ADI公司的AD9910，鎖相環(huán)芯片采用HMC704LP4，毫米波電路選用MMIC，有利于減小系統(tǒng)體積，降低功耗。多調(diào)制方式頻率源是在單一調(diào)制方式基礎(chǔ)上改進(jìn)的一種新型頻率合成器，其關(guān)鍵技術(shù)是數(shù)字調(diào)制編碼單元，由于其需要實(shí)現(xiàn)多種調(diào)制方式，在時(shí)序設(shè)計(jì)、邏輯單元以及系統(tǒng)時(shí)鐘上有特殊要求，因此通過引入FP? GA可以很好的解決這個(gè)難題。文中充分利用FP?GA功耗低、速度快、邏輯資源豐富等優(yōu)勢(shì)，設(shè)計(jì)了用于LFM調(diào)制方式的LFM碼發(fā)生器、QPSK調(diào)制的Gold碼發(fā)生器和FH調(diào)制方式的m序列發(fā)生器，然后通過開關(guān)選擇具體的某一種調(diào)制編碼控制AD9910輸出相應(yīng)的參考信號(hào)。其中LFM方式時(shí)DDS輸出100 MHz參考信號(hào)，QPSK調(diào)制方式時(shí)輸出100 MHz QPSK信號(hào)，跳頻調(diào)制時(shí)DDS輸出頻率為74 MHz～76 MHz，步進(jìn)10 kHz的跳頻信號(hào)。參考信號(hào)通過PLL實(shí)現(xiàn)第一次頻譜搬移，輸出7.5 GHz信號(hào)，與倍頻相比有效的降低了系統(tǒng)相位噪聲，避免了相噪的惡化，最后微波信號(hào)通過毫米波倍頻器、微帶濾波器和放大器輸出毫米波調(diào)制信號(hào)。

圖1　系統(tǒng)設(shè)計(jì)方案圖

1.1數(shù)字調(diào)制編碼單元及軟件設(shè)計(jì)

LFM信號(hào)需要保證頻率具有雙向線性掃頻功能而信號(hào)相位、幅度不發(fā)生改變，應(yīng)當(dāng)使用數(shù)字斜坡（DRG）模式來實(shí)現(xiàn)設(shè)計(jì)。DRG模式下需要FPGA配置的參數(shù)包括起始頻率、頻率步進(jìn)、斜坡上升/下降斜率以及調(diào)諧方向，由兩個(gè)64 bit寄存器DIGI?TAL_RAMP_LIMIT、DIGITAL_RAMP_STEP和一個(gè)32 bit寄存器DIGITAL_RAMP_RATE來實(shí)現(xiàn)，向相應(yīng)寄存器寫入的十六進(jìn)制參數(shù)值為DIGITAL_ RAMP_LIMIT=64'h2147_AF14_1C28_F533、DIGI?TAL_RAMP_STEP=64′h0000_0000_000D_1C71以及DIGITAL_RAMP_RATE=32'h0000_B350，實(shí)現(xiàn)了頻率步進(jìn)0.1 MHz和斜坡上升/下降斜率300 μs的LFM信號(hào)輸出，其軟件編碼及控制流程如圖2所示。DRG模式下實(shí)現(xiàn)線性掃頻，為保證系統(tǒng)掃頻方式更加靈活，可以輸出多種調(diào)制波形，需要引入No-dwell非駐留斜坡發(fā)生器［5-7］，用于控制系統(tǒng)掃頻方式，它包括兩個(gè)32位功能寄存器，分別是CFR1和CFR2，其配置的十六進(jìn)制參數(shù)值為CFR1=32′h014C_0420和CFR2=32'h1F3F_C000。當(dāng)No-dwell不使能時(shí)，DRG輸出達(dá)到編程設(shè)定的上限或下限值時(shí)，如果工作狀態(tài)不改變，DRG會(huì)一直保持該限值輸出；當(dāng)No-dwell使能時(shí)，DRG輸出達(dá)到上限或下限值時(shí)，DRG會(huì)立即自動(dòng)跳到下限或上限值，而不是以斜坡方式返回，這樣有利于保證系統(tǒng)輸出的LFM信號(hào)脈內(nèi)具有好的線性度。

圖2　LFM編碼及控制流程

為緩解頻譜資源緊張，增強(qiáng)系統(tǒng)安全保密性和可靠性，跳頻（FH）和QPSK調(diào)制均采用基于m序列的偽碼發(fā)生器作為其編碼核心單元。m序列即最長(zhǎng)線性移位寄存器，它由移位寄存器通過線性反饋疊加后形成，具有好的均衡性和偽隨機(jī)性，能夠有效地減小調(diào)制后信號(hào)產(chǎn)生的載漏，使信號(hào)更加隱蔽而不易被截獲。m序列多項(xiàng)式為［8-9］

生成函數(shù)g（x）表達(dá)式為

則生成函數(shù)g（x）和序列多項(xiàng)式G（x）的關(guān)系為G （x）=g（x）/f（x），其中f（x）為m序列特征多項(xiàng)式，r為移位寄存器級(jí)數(shù)，由此可以推導(dǎo)出m序列反饋系數(shù)。

結(jié)合系統(tǒng)頻點(diǎn)和相位設(shè)計(jì)要求，偽碼發(fā)生器采用5級(jí)線性移位寄存器實(shí)現(xiàn)，其特征多項(xiàng)式f（x）= x5+x2+1，初始值為00011，因此通過5階線性移位寄存器后m序列輸出為100011111001101…。采用Verilog語(yǔ)言編寫m序列發(fā)生器部分代碼如下所示。

always@（posedge clk_in）begin

if（！rst_n）begin

//系統(tǒng)復(fù)位，設(shè)置初始值為00011

Shift_register<=5'b00011；

end

elsebegin

//移位寄存器實(shí)現(xiàn)反饋疊加運(yùn)算Shift_register［4］<= Shift_register［3］^Shift_register［0］；

//線性移位寄存器輸并行輸出

m_code_out_Parallel<=｛Shift_register［4］，Shift_register ［3：0］｝；

end

//m序列串行輸出

assign m_code_out_Serial=Shift_register［0］；……

基于Modelsim m序列偽碼發(fā)生器仿真結(jié)果如圖3所示，與理論分析完全吻合。

圖3　m序列偽碼發(fā)生器仿真結(jié)果

跳頻點(diǎn)設(shè)計(jì)值為74 MHz～76 MHz，步進(jìn)10 kHz，跳頻轉(zhuǎn)換時(shí)間8 μs，相應(yīng)功能寄存器值為Add_Data3_ tmp_0=72′h0E_08B5_0000_0C47_C30D、Add_Da?ta3_tmp_1=72′h0F_08B5_0000_0C48_6AD3。QPSK調(diào)制時(shí)相位跳變?yōu)?5°、135°、225°315°、90°、270°和180°，信號(hào)頻率和幅度保持不變，其相應(yīng)功能寄存器設(shè)計(jì)參數(shù)值為Data3_QPSK_0=72′h0E_08B5_2000_ 1999_999A、Data3_QPSK_1=72′h0F_08B5_6000_ 1999_999A……。

1.2環(huán)路濾波器設(shè)計(jì)

系統(tǒng)設(shè)計(jì)難點(diǎn)在于3種調(diào)制方式共用一個(gè)信號(hào)通道，其中PLL環(huán)路濾波器是設(shè)計(jì)的關(guān)鍵，對(duì)3種調(diào)制信號(hào)既要兼顧FH調(diào)制跳頻時(shí)間要求又要滿足QPSK調(diào)制時(shí)對(duì)數(shù)據(jù)率以及系統(tǒng)相位噪聲要求。綜合考慮設(shè)計(jì)指標(biāo)，環(huán)路濾波器帶寬設(shè)計(jì)為200 kHz，相位裕度59°，這樣既能有效濾除了鑒相器本身輸出的噪聲和載頻分量噪聲，又能使環(huán)路建立起穩(wěn)定的環(huán)路動(dòng)態(tài)特性［10-12］。由于HMC704LP4最大輸出電壓為5 V，所以需采用有源環(huán)路濾波器來實(shí)現(xiàn)設(shè)計(jì)，這里選用低相噪高速運(yùn)算放大器THS4031CD，其電壓噪聲為1.6壓控振蕩器選用HMC507LP5E。四階有源環(huán)路濾波器如圖4所示。

2　系統(tǒng)測(cè)試結(jié)果與分析

系統(tǒng)微波電路部分采用ROGERS 4350B（介電常數(shù)3.66，厚度0.508 mm）板材，為達(dá)到較好電磁屏蔽效果，減小相互串?dāng)_，采用金屬屏蔽盒實(shí)現(xiàn)電路間互相隔離。由于屏蔽盒存在諧振效應(yīng)，容易引起電路部分能量被吸收從而產(chǎn)生衰減尖峰，因此在使用HFSS設(shè)計(jì)腔體時(shí)，應(yīng)當(dāng)使其諧振頻率遠(yuǎn)離工作頻段。鎖相環(huán)部分實(shí)物如圖5所示。

采用Agilent N9030A PXA信號(hào)分析儀對(duì)系統(tǒng)多調(diào)制方式毫米波頻率源測(cè)試結(jié)果如表2所示。

圖4　有源環(huán)路濾波器

圖5　鎖相環(huán)實(shí)物圖

表2　系統(tǒng)測(cè)試結(jié)果

圖6～圖9分別為L(zhǎng)FM、FH和QPSK調(diào)制信號(hào)測(cè)試圖及30 GHz載波處相位噪聲測(cè)試圖。實(shí)測(cè)結(jié)果表明，滿足設(shè)計(jì)指標(biāo)要求，但是存在一定誤差，分析主要原因是電源和數(shù)字電路干擾以及濾波器加工尺寸誤差所引起。

圖6　LFM調(diào)制信號(hào)測(cè)試圖

圖7　FH調(diào)制信號(hào)測(cè)試圖

圖8　QPSK調(diào)制信號(hào)測(cè)試圖

圖9　30GHz載波處相位噪聲測(cè)試圖

表3中給出了本文研究成果與國(guó)內(nèi)外部分文獻(xiàn)指標(biāo)的對(duì)比情況。

表3　本文研究成果與國(guó)內(nèi)外研究指標(biāo)對(duì)比

3　結(jié)束語(yǔ)

本文以毫米波通信系統(tǒng)為背景，設(shè)計(jì)了一種可用于4G、5G網(wǎng)絡(luò)的多調(diào)制、低相噪毫米波頻率源，采用DDS+PLL方案，同時(shí)兼?zhèn)淞薉DS高分辨率、低相位噪聲和PLL輸出頻率高、雜散性能優(yōu)異等優(yōu)點(diǎn)。系統(tǒng)中三種調(diào)制信號(hào)共用一個(gè)信號(hào)通道有效降低系統(tǒng)成本和調(diào)試難度，同時(shí)也減小了系統(tǒng)體積，利于小型化和低功耗，對(duì)其它頻率源設(shè)計(jì)具有一定實(shí)際參考價(jià)值。

［1］楊遠(yuǎn)望，蔡競(jìng)業(yè)，劉鐮斧.毫米波低相噪捷變頻高分辨率雷達(dá)頻率源設(shè)計(jì)［J］.電子技術(shù)應(yīng)用，2011，37（10）：56-59.

［2］Sarkhosh N.Carrier Frequency Independent RF Photonic QPSK Modulator［J］.IEEE Microwave Theory and Techniques Society，2014，62（2）：373-379.

［3］吳剛，羅運(yùn)生，汪宇，等.X波段低相噪合成頻率源設(shè)計(jì)［J］.固體電子學(xué)研究與進(jìn)展，2012，32（3）：286-289.

［4］管凝，盧起斌，李正祥.基于ADF4001與MAX2620的寬帶鎖相頻率源設(shè)計(jì)［J］.電子器件，2011，34（4）：424-427.

［5］張茂春，劉愷.基于DDS技術(shù)的調(diào)頻連續(xù)信號(hào)發(fā)生器設(shè)計(jì)［J］.制導(dǎo)與引信，2010，31（2）：14-18.

［6］王文才，陳昌明，黃剛.PLL驅(qū)動(dòng)DDS的低相噪小步進(jìn)LFM信號(hào)源設(shè)計(jì)［J］.電子器件，2015，38（2）：348-351.

［7］黃小東，習(xí)友寶.ADF4111在鎖相式頻率源中的應(yīng)用［J］.電子器件，2012，35（6）：751-754.

［8］曾興雯.擴(kuò)展頻譜通信及其多址技術(shù)［M］.西安：西安電子科技大學(xué)出版社，2005：39-45.

［9］袁慧琴，郭春生.C波段鎖相環(huán)式本振源設(shè)計(jì)［J］.現(xiàn)代雷達(dá)，2008，30（1）：84-87.

［10］鄧茜，梁小朋.高性價(jià)比小型C波段寬帶跳頻源的研制［J］.壓電與聲光，2011，33（3）：432-435.

［11］李兵，李劍平，吳中偉.X波段捷變頻頻率綜合器［J］.微波學(xué)報(bào)，2012（S2）：278-280.

［12］Reynolds S K，F(xiàn)loyd B A，Pfeiffer U R，et al.A Silicon 60-GHz Receiver and Transmitter Chipset for Broadband Communications ［J］.IEEE Solid-State Circuits，2006，41（12）：2820-2831.

［13］趙亞妮，陸繼炳，楊濤.基于鎖相環(huán)原理的X波段頻率源的設(shè)計(jì)與實(shí)現(xiàn)［J］.壓電與聲光，2012，34（4）：636-639.

陳昌明（1971-），男，漢族，四川安縣人，教授，主要研究方向?yàn)樯漕l、微波/毫米波電路與系統(tǒng)；

黃剛（1989-），男，漢族，四川資陽(yáng)人，碩士研究生，主要研究方向?yàn)樯漕l、微波/毫米波電路與系統(tǒng)，326052253@qq.com。

Design of a Multi-Modulation Millimeter Wave Frequency Source with Low Phase Noise Performance*

CHEN Changming*，HUANG Gang
（College of Communication Engineering，Chengdu University of Information Technology，Chengdu 610225，China）

The method of multi-modulation millimeter wave frequency source with low phase noise performance is introduced.DDS and PLL technology as system design and the problem of multi-modulation was solved by FPGA. The digital modulation coding unit was analyzed.The software control process，m sequence of Modelsim simulation results and loop filter design parameter have been presented.The measured results show that modulation signal fre?quency center at 30 GHz，output power greater than 4 dBm and phase noise level is better than-100 dBc/Hz at 100 kHz offset frequency.

multi-modulation；DDS；PLL；FPGA

TN74

A

1005-9490（2016）02-0344-06

EEACC：130010.3969/j.issn.1005-9490.2016.02.020

項(xiàng)目來源：四川省教育廳重點(diǎn)項(xiàng)目（13ZA0087）

2015-05-24修改日期：2015-07-02