基于ARM的雙冗余微小型無(wú)人機(jī)飛行控制系統(tǒng)的設(shè)計(jì)

雷金奎，原丹丹，李海生

（1.西北工業(yè)大學(xué) 第365所，陜西 西安 710065；2.西北工業(yè)大學(xué) 電子信息學(xué)院，陜西 西安　710072）

基于ARM的雙冗余微小型無(wú)人機(jī)飛行控制系統(tǒng)的設(shè)計(jì)

雷金奎1，原丹丹2，李海生2

（1.西北工業(yè)大學(xué) 第365所，陜西 西安 710065；2.西北工業(yè)大學(xué) 電子信息學(xué)院，陜西 西安710072）

為了提高微小型無(wú)人機(jī)飛行控制系統(tǒng)的可靠性和安全性，開(kāi)發(fā)了一種基于ARM的雙冗余飛行控制系統(tǒng)，完成了以處理器為核心的功能模塊級(jí)雙冗余設(shè)計(jì)，并詳細(xì)介紹了系統(tǒng)的軟硬件設(shè)計(jì)。通過(guò)建立可靠性模型對(duì)系統(tǒng)可靠性進(jìn)行了定量分析，結(jié)果表明，該系統(tǒng)的可靠性得到了提高。

ARM；無(wú)人機(jī)；雙冗余；飛行控制系統(tǒng)

無(wú)人機(jī)是一種有動(dòng)力、可控制、能攜帶多種任務(wù)設(shè)備、執(zhí)行多種任務(wù)，并可重復(fù)使用的無(wú)人駕駛航空飛行器[1]。與傳統(tǒng)的載人飛機(jī)相比，它具有體積小、造價(jià)低、使用方便、反應(yīng)快速、機(jī)動(dòng)靈活、對(duì)任務(wù)環(huán)境要求低、生存能力強(qiáng)等優(yōu)點(diǎn)，鑒于其獨(dú)有的優(yōu)勢(shì)，無(wú)人機(jī)的應(yīng)用范圍已拓寬到軍事、科研和民用三大領(lǐng)域[2]。

近年來(lái)，隨著各種航空和電子技術(shù)的發(fā)展，使無(wú)人機(jī)在性能上得到突飛猛進(jìn)的發(fā)展。隨著無(wú)人機(jī)飛行功能的日益增多，任務(wù)要求越來(lái)越復(fù)雜，使飛行控制系統(tǒng)變的越來(lái)越復(fù)雜，從而出現(xiàn)故障頻率也越來(lái)越高。飛行控制系統(tǒng)一旦發(fā)生故障，那么極有可能發(fā)生墜機(jī)事件，造成很大損失。因此設(shè)計(jì)具備高容錯(cuò)能力和高可靠性的余度飛行控制系統(tǒng)已成為必然的趨勢(shì)。

ARM處理器具有功耗低、體積小、性能高，價(jià)格低，接口資源豐富，控制能力強(qiáng)等優(yōu)點(diǎn)，選用ARM處理器進(jìn)行開(kāi)發(fā)，技術(shù)積累性較強(qiáng)，生命周期長(zhǎng)，設(shè)計(jì)重用度高，不易被淘汰。因此本文提出一種基于ARM的雙冗余無(wú)人機(jī)飛行控制系統(tǒng)的設(shè)計(jì)，實(shí)現(xiàn)故障診斷、故障隔離以及故障時(shí)的動(dòng)態(tài)重構(gòu)，提高了無(wú)人機(jī)飛控系統(tǒng)的可靠性和安全性。

1　系統(tǒng)工作原理

雙冗余飛行控制系統(tǒng)主要完成的功能有：1）對(duì)傳感器采集來(lái)的信號(hào)進(jìn)行調(diào)理、轉(zhuǎn)換后一分為二分別送入A處理器（主機(jī)）和B處理器（副機(jī)）；2）A、B處理器分別對(duì)采集來(lái)的數(shù)據(jù)進(jìn)行分析，完成控制律解算；3）仲裁切換電路根據(jù)主機(jī)和副機(jī)的狀態(tài)標(biāo)志確定輸出主機(jī)（或副機(jī)）解算出的姿態(tài)角等控制量，保證無(wú)人機(jī)的平穩(wěn)飛行。雙冗余飛控平臺(tái)的總體設(shè)計(jì)框圖如圖1所示。

圖1　雙冗余飛行控制系統(tǒng)的總體設(shè)計(jì)框圖Fig.1　Structure diagram of dual redundant flight control system

雙冗余飛行控制系統(tǒng)采用SAMSUNG公司的ARM9處理器S3C2440作為A、B處理器，主頻可達(dá)400 MHz，外擴(kuò)64MB的SDRAM作為內(nèi)存。8路12位的A/D、D/A模塊完成模擬量與數(shù)字量的轉(zhuǎn)換，7路串口通信可完成RS232、RS422、RS485不同標(biāo)準(zhǔn)的任務(wù)設(shè)備與處理器之間的通信，30路離散量I/O可設(shè)置輸入輸出。

2　系統(tǒng)硬件設(shè)計(jì)

2.1A/D轉(zhuǎn)換

ARM芯片需要數(shù)字信號(hào)的輸入，傳感器輸出的模擬信號(hào)經(jīng)濾波后，必須經(jīng)過(guò)A/D轉(zhuǎn)換才能作為輸入。S3C2440自帶8 路A/D通道，分辨率為10位，不能達(dá)到所要求指標(biāo)，需要外接A/D模塊。A/D轉(zhuǎn)換的芯片選取ADC128S052芯片，具有8 路A/D通道，分辨率為12位。ADC128S052通過(guò)SPI總線與S3C2440連接，SPIMOSI為S3C2440的數(shù)據(jù)輸出，SPIMISO為S3C2440的數(shù)據(jù)輸入，SPICLK為時(shí)鐘信號(hào)，nSS0為使能信號(hào)，由S3C2440控制。

2.2D/A轉(zhuǎn)換

經(jīng)過(guò)S3C2440進(jìn)行解算后，需要一個(gè)D/A轉(zhuǎn)換電路輸出模擬量來(lái)控制執(zhí)行機(jī)構(gòu)。為確保輸出信號(hào)不失真，D/A芯片與A/D芯片的分辨率應(yīng)保持一致，均為12位，輸出電平信號(hào)的范圍為0～3.3 V。D/A轉(zhuǎn)換芯片選用TI公司的DAC7678，它具有8路D/A通道，分辨率為12位。DAC7678與S3C2440通過(guò)I2C總線連接。

2.3雙處理器通信設(shè)計(jì)

常見(jiàn)的雙處理器之間的通信方式有3種：1）通過(guò)總線方法實(shí)現(xiàn)雙處理器之間的通信；2）利用雙端口RAM實(shí)現(xiàn)雙處理器之間的通信；3）利用共享內(nèi)存的方法雙處理器之間的通信。經(jīng)過(guò)綜合考慮，本文采用雙端口RAM實(shí)現(xiàn)雙處理器之間的通信。雙端口RAM是一種高速的并行傳輸芯片，具有兩套I/O口和競(jìng)爭(zhēng)裁決電路，可以同時(shí)聯(lián)接兩個(gè)處理器，這樣通過(guò)雙口RAM可以實(shí)現(xiàn)雙處理器之間通信[3]。

雙冗余飛行控制系統(tǒng)，采用雙端口RAM芯片IDT70V24作為A、B處理器的共享存儲(chǔ)器，實(shí)現(xiàn)雙處理器間的通信。雙處理器與IDT70V24的接口電路如圖2所示。

圖2　雙口RAM IDT70V24與處理器的接口電路Fig.2　Interface circuit of dual port RAM IDT70V24 with the processors

2.4串行通信接口擴(kuò)展

飛行控制系統(tǒng)在進(jìn)行地面實(shí)驗(yàn)時(shí)，串行設(shè)備用于和地檢設(shè)備進(jìn)行通信；工作過(guò)程中，用于和串行接口的機(jī)載傳感器通信以采集各種信號(hào)，也用于和地面?zhèn)鬏斶b控/遙測(cè)數(shù)據(jù)，主要串行通信方式有 RS232、RS422和RS485。所以，飛控計(jì)算機(jī)需要具備多串口通信能力。而S3C2440只有3個(gè)串口，不能滿足設(shè)計(jì)需求，因此選用并-串轉(zhuǎn)換器件TL16C754芯片進(jìn)行串口擴(kuò)展。TL16C754是TI公司生產(chǎn)的4通道異步收發(fā)器集成芯片，數(shù)據(jù)傳輸率最高可達(dá)3 Mbps。TL16C754與處理器的連接如圖 3所示，S3C2440的 3條地址線 （LADDR0－LADRR2）、8位數(shù)據(jù)線 （D0-D7）、以及讀寫(xiě)信號(hào)線分別與TL16C754的選擇片內(nèi)寄存器的3條地址線、8位數(shù)據(jù)線（D0-D7）和讀寫(xiě)信號(hào)線連接；TL16C754的4個(gè)串行通道的片選信號(hào)（CSA、CSB、CSC、CSD）由譯碼器產(chǎn)生，對(duì)片選信號(hào)進(jìn)行控制；四通道的中斷信號(hào)（INTA、INTB、INTC、INTD）經(jīng)門(mén)電路后與S3C2440的一個(gè)外部中斷連接。

圖3　TL16C754的接口電路Fig.3　Interface circuit of TLC16C754 with the processor

2.5仲裁切換電路設(shè)計(jì)

雙冗余飛行控制系統(tǒng)體積小、重量輕、成本低、電磁兼容性好，這些優(yōu)點(diǎn)使得這種結(jié)構(gòu)成為微小型無(wú)人機(jī)的首選方案。雙冗余飛行控制系統(tǒng)采用故障診斷等方式通過(guò)仲裁切換電路實(shí)現(xiàn)故障時(shí)的系統(tǒng)動(dòng)態(tài)重構(gòu)[4]，完成故障隔離確保無(wú)人機(jī)的平穩(wěn)飛行。雙冗余飛控計(jì)算機(jī)仲裁切換原理框圖如圖4所示。

圖4　系統(tǒng)仲裁切換原理圖Fig.4　Arbitration circuit principle diagram of the system

雙冗余飛行控制系統(tǒng)主要由輸入通道、主飛控計(jì)算機(jī)（A處理器）、副飛控計(jì)算機(jī)（B處理器）和仲裁切換電路四部分組成。該系統(tǒng)中，兩臺(tái)處理器同步接收輸入信息，通過(guò)雙口RAM相互通信，定時(shí)進(jìn)行互檢來(lái)校驗(yàn)處理結(jié)果，當(dāng)數(shù)據(jù)不一致時(shí)說(shuō)明可能存在故障，則主機(jī)和副機(jī)分別進(jìn)行故障診斷和故障定位，最終確定故障飛控計(jì)算機(jī)并將其隔離。

仲裁信號(hào)判斷的依據(jù)由3個(gè)方面組成：看門(mén)狗信號(hào)、雙機(jī)比較監(jiān)控信號(hào)和機(jī)內(nèi)自檢測(cè)信號(hào)。

看門(mén)狗信號(hào)：由于無(wú)人機(jī)在飛行過(guò)程中不希望發(fā)生復(fù)位現(xiàn)象，導(dǎo)致系統(tǒng)重新初始化，丟失系統(tǒng)相應(yīng)信息，出現(xiàn)時(shí)間上的控制盲區(qū)[5]，因此，當(dāng)看門(mén)狗定時(shí)器超時(shí)時(shí)不產(chǎn)生復(fù)位信號(hào)，而是產(chǎn)生中斷使看門(mén)狗信號(hào)標(biāo)志位輸出0，從而表明系統(tǒng)運(yùn)行過(guò)程中發(fā)生異常。

雙機(jī)比較監(jiān)控信號(hào)：雙冗余系統(tǒng)中主、副飛控計(jì)算機(jī)分別對(duì)傳感器采集信息進(jìn)行處理并將控制律解算的結(jié)果通過(guò)雙口RAM進(jìn)行比較，在誤差允許范圍內(nèi)，如果兩者結(jié)果相同，雙機(jī)比較監(jiān)控信號(hào)標(biāo)志位置1，否則置0。

機(jī)內(nèi)自檢測(cè)信號(hào)：本系統(tǒng)為功能模塊級(jí)雙冗余系統(tǒng)，除了處理器模塊，外圍接口電路均為二者共用，因此只需對(duì)處理器模塊進(jìn)行自檢測(cè)。采用基于指令執(zhí)行的功能性測(cè)試對(duì)處理器模塊進(jìn)行自檢測(cè)，即對(duì)給定已知測(cè)試指令，指令能被正確執(zhí)行得到正確結(jié)果，說(shuō)明處理器模塊正常，否則處理器模塊有故障。

故障裁決機(jī)構(gòu)同時(shí)接收兩個(gè)處理器的輸出信號(hào)，如果A處理器沒(méi)有故障，無(wú)論B處理器有無(wú)故障，則默認(rèn) A處理器具有系統(tǒng)輸出權(quán)；如果故障裁決機(jī)構(gòu)檢測(cè)到A處理器出現(xiàn)故障且B處理器無(wú)故障，則裁決B處理器具有系統(tǒng)輸出權(quán)；若A、B兩臺(tái)處理器均有故障，則整個(gè)飛控計(jì)算機(jī)將不能正常工作，輸出鈍化值。

3　軟件設(shè)計(jì)

普通單機(jī)飛行控制系統(tǒng)的軟件設(shè)計(jì)主要包括3大類：底層模塊、系統(tǒng)管理模塊和飛行控制應(yīng)用模塊。底層模塊包括定時(shí)/計(jì)數(shù)器模塊、串行輸入/輸出模塊、離散輸入/輸出模塊和模擬輸入/輸出模塊。系統(tǒng)管理模塊包括系統(tǒng)初始化和任務(wù)管理。飛行控制應(yīng)用模塊包括傳感器融合、地面檢測(cè)、遙控遙測(cè)和控制律解算。

與單機(jī)飛行控制系統(tǒng)相比，雙冗余飛行控制系統(tǒng)的軟件設(shè)計(jì)，在原有底層模塊、系統(tǒng)管理模塊和飛行控制應(yīng)用模塊的基礎(chǔ)上增添了容錯(cuò)模塊，包括故障診斷和仲裁切換。雙冗余飛行控制系統(tǒng)的軟件結(jié)構(gòu)如圖5所示。

4　可靠性分析

可靠性評(píng)估技術(shù)分為定性與定量?jī)煞N，其中定量評(píng)估技術(shù)較直觀，可提供數(shù)量概念，有實(shí)驗(yàn)法和分析法兩種方法[6-9]。實(shí)驗(yàn)法不僅需要很長(zhǎng)的時(shí)間以取得大量的實(shí)驗(yàn)結(jié)果，而且還需要經(jīng)濟(jì)上的大力支持。因此，基于現(xiàn)有條件，本文利用可靠性模型對(duì)系統(tǒng)的可靠性進(jìn)行定量分析。本系統(tǒng)與單機(jī)飛行控制系統(tǒng)的區(qū)別在于多了一個(gè)并聯(lián)的處理器模塊和串聯(lián)仲裁切換電路模塊，屬于混合系統(tǒng)，可簡(jiǎn)化為圖6所示結(jié)構(gòu)。

圖5　雙冗余飛行控制系統(tǒng)的軟件結(jié)構(gòu)圖Fig.5　Software structure diagram of the dual redundant flight control system

圖6　串并聯(lián)混合系統(tǒng)結(jié)構(gòu)Fig.6　Series-parallel hybrid system structure

元器件失效是飛行控制系統(tǒng)硬件故障的主要來(lái)源，它將導(dǎo)致各功能模塊失效，從而導(dǎo)致整個(gè)系統(tǒng)不可靠。故障分布認(rèn)為是指數(shù)分布的，系統(tǒng)中第i單元的可靠度函數(shù)為

式中：λ表示系統(tǒng)單元的失效率（單位1/h）；t為該單元的工作時(shí)間（單位為h）。

根據(jù)GJBZ 299C-2006《電子設(shè)備可靠性預(yù)計(jì)手冊(cè)》中相關(guān)元器件的失效率計(jì)算模型，計(jì)算得到處理器模塊的工作失效率為λ1=0.000 027，仲裁切換電路模塊的工作失效率為λ2= 0.000 004。

串聯(lián)系統(tǒng)的可靠度計(jì)算公式為

并聯(lián)系統(tǒng)的可靠度計(jì)算公式為

單機(jī)飛控系統(tǒng)的可靠度為

雙冗余飛控系統(tǒng)的可靠度為

系統(tǒng)的平均無(wú)故障時(shí)間 （Mean Time To Failure，簡(jiǎn)稱MTTF）是系統(tǒng)發(fā)生第一次故障的期望時(shí)間，可以通過(guò)概率密度函數(shù)計(jì)算得到

將式（4）和（5）分別代入式（6）后，可得單機(jī)和雙冗余系統(tǒng)的MTTF分別為

其中，概率密度函數(shù)

系統(tǒng)的平均無(wú)故障時(shí)間TAB>TA，由此可見(jiàn)，所設(shè)計(jì)的雙冗余飛控系統(tǒng)的可靠性得到了極大提高。

5　結(jié)　論

本文從工程實(shí)際應(yīng)用需求出發(fā)，根據(jù)現(xiàn)有資源采用處理器功能模塊級(jí)雙余度技術(shù)設(shè)計(jì)了一種基于ARM的的雙冗余無(wú)人機(jī)飛行控制系統(tǒng)。該設(shè)計(jì)方案應(yīng)用故障診斷、仲裁切換和系統(tǒng)重構(gòu)技術(shù)，把硬件冗余和軟件容錯(cuò)技術(shù)融合到無(wú)人機(jī)飛行控制系統(tǒng)中，經(jīng)可靠性定量分析表明，所設(shè)計(jì)的雙冗余飛行控制系統(tǒng)的可靠性確實(shí)得到了提高。

[1]Paul G.Fashlstrom，Thomas J.Gleason.無(wú)人機(jī)系統(tǒng)導(dǎo)論[M].北京：電子工業(yè)出版社，2003:1-10.

[2]楊小兵．基于雙ARM的飛控計(jì)算機(jī)核心系統(tǒng)的研究與設(shè)計(jì)[D]．南京：南京航空航天大學(xué)，2012．

[3]楊國(guó)先，陶霞，王子菡，等.基于雙CPU的切換及控制系統(tǒng)的設(shè)計(jì)[J].微計(jì)算機(jī)信息（嵌入式與SOC），2006，22（10-2）: 268-269.

[4]Zolghadri A，Henry D，Cieslak J，et al.Fault Diagnosis and Fault-TolerantControlandGuidanceforAerospace Vehicles.Springer London[M]，2014:119-149.

[5]張小林.小型飛行器機(jī)載計(jì)算機(jī)的余度設(shè)計(jì)技術(shù)[J].西北工業(yè)大學(xué)學(xué)報(bào)，2001，19（2）:274-278.

[6]王迪爽，肖前貴，楊柳慶.無(wú)人機(jī)雙余度MPC5554飛控計(jì)算機(jī)[J].電光與控制，2013，20（9）:79-83.

[7]韓晨，曹興岡，陳帥.一種雙余度飛控計(jì)算機(jī)自動(dòng)測(cè)試系統(tǒng)的軟硬件設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2014（22）:56-59.

[8]王梅，姬進(jìn).雙余度信號(hào)容錯(cuò)處理與故障注入方法[J].電子科技，2013（6）:40-41.63.

[9]王紅玲，田廣來(lái)，趙文慶，等.某型飛機(jī)剎車控制系統(tǒng)雙余度供電電源失效機(jī)理分析及改進(jìn)[J].電子設(shè)計(jì)工程，2014 （19）:89-92.

Dual redundant flight control system design for small UAV based on ARM

LEI Jin-kui1，YUAN Dan-dan2，LI Hai-sheng2
（1.Research Institute of 365，Northwestern Polytechnical University，Xi’an 710065，China；2.College of Electronic and Information，Northwestern Polytechnical University，Xi’an 710072，China）

In order to improve the reliability and security of the small UAV flight control system，a dual redundant flight control system based on ARM microprocessor is developed，the double redundancy design of the processor at functional module level is completed，and the hardware and software design are introduced in detail.The system reliability has been analyzed quantitatively by establishing the reliability model，and the results have proved that the reliability of the system is exactly improved.

ARM；unmanned aerial vehicle（UAV）；dual redundant；flight control system

TN99

A

1674－6236（2016）01-0162-03

2015-06-01稿件編號(hào)：201506004

國(guó)家863-705基金資助項(xiàng)目（2010AA1071）

雷金奎（1965—），男，陜西合陽(yáng)人，碩士，研究員。研究方向：多傳感器信息融合、計(jì)算機(jī)應(yīng)用和飛控系統(tǒng)設(shè)計(jì)與仿真。