基于FPGA的數據透傳方法在Small Cell中的應用

彭冬喬，王建新，蘇 攀

（1.武漢郵電科學研究院 湖北 武漢　430074；2.北京北方烽火科技有限公司 北京　100085）

基于FPGA的數據透傳方法在Small Cell中的應用

彭冬喬1，2，王建新1，2，蘇 攀1，2

（1.武漢郵電科學研究院 湖北 武漢430074；2.北京北方烽火科技有限公司 北京100085）

在TD-LTE small cell（小小區(qū)基站）設計中，需要單塊芯片實現(xiàn)射頻收發(fā)器功能，常用的射頻芯片由于DAC啟動時間的關系而必須工作在FDD（頻分雙工）模式之下。為解決處于FDD模式之下的射頻芯片和處于TDD（時分雙工）工作模式之下的基帶芯片之間的通信問題，提出了一種基于FPGA的數據透傳方法，實現(xiàn)了從射頻芯片到基帶處理芯片方向（即RX方向），F(xiàn)DD向TDD格式數據的轉發(fā)；基帶處理芯片到射頻芯片方向（即TX方向），TDD向FDD格式數據的轉發(fā)。從實驗的角度驗證了此方法數據傳輸的準確性和穩(wěn)定性。

TD-LTE；Small Cell（小小區(qū)）；FPGA；時分雙工；頻分雙工

隨著LTE商用基站越來越多，LTE網絡的高性能吸引更多的用戶選擇4G網絡，用戶量的劇增，并且大多用戶都使用大流量的數據業(yè)務，這對運營網絡提出了很大的考驗。針對熱點區(qū)域和室內，可靈活部署的small cell無疑將成為應對無線數據業(yè)務高速增長的主要方式[1]。小小區(qū)基站由于本身的特性要求而需要很高的集成度，一種典型的架構是由基帶芯片和射頻芯片兩大主芯片構成。在實際設計中基帶芯片采用了飛思卡爾公司的BSC9132，射頻芯片采用了ADI公司的AD9361。由于開發(fā)的是TDD制式的small cell，BSC9132工作在TDD模式。而當AD9361工作在TDD模式時，DAC的啟動時間需要約18 us[2]，時延太長，需要工作在FDD模式在這種情況下，兩塊芯片的數據時序不同，如果直接相連來進行數據的通信，鏈路將不能正常工作[3-4]。

針對上述問題，本設計方法采用了一種基于FPGA的數據控制系統(tǒng)，通過有限狀態(tài)機算法來保證基帶芯片和射頻芯片之間的數據通信，該方法可以讓數據有效傳輸，并且能夠通過FPGA截獲中間基帶數據利于系統(tǒng)的調試，加快了研發(fā)進度[5-6]。

1　硬件設計

1.1系統(tǒng)框架

Small cell單板數據工作流程圖如圖1所示。其工作模式為：上行接收鏈路，UE（用戶設備）發(fā)射信號給射頻模塊，經天線接收到的模擬信號經AD轉換后，傳送到BSC9132，在BSC9132完成基帶處理后傳給核心網。下行發(fā)送鏈路，基帶處理模塊的BSC9132把從核心網接收到的數據處理后，傳送給射頻模塊的AD9361，完成DA轉換和射頻處理后通過天線發(fā)送出去供UE使用。

圖1　系統(tǒng)原理圖Fig.1　Principle diagram of the system

FPGA采用Xilinx公司的 XC6SLX25，封裝為CSG324。FPGA是系統(tǒng)數據邏輯控制的核心，主要負責基帶芯片和射頻芯片接口控制以及兩者之間的數據轉發(fā)。XC6SLX25擁有38個DSP48A1的可編程邏輯單元，多達266個用戶可用的IO以及大量的分布式RAM和塊RAM[7]，保證了對大量實時高速數據的緩存和各種處理。

1.2接口設計

基帶和射頻前端的數據接口通常采用JESD207接口標準。本設計方法針對的射頻前端芯片AD9361和基帶芯片BSC9132也是采用這一標準接口進行通信。其系統(tǒng)接口如圖2所示。其中SPI控制總線，ENABLE為數據總線輸出使能，TXNRX指示系同工作狀態(tài)，RX_CLK、TX_CLK為系統(tǒng)工作時鐘信號，TX_FRAME、RX_FRAME為幀頭指示信號，DIO0（11: 0）為數據總線，DIO1（11:0）為可選數據總線，可以根據雙工模式進行不同配置[8]。

圖2　系統(tǒng)接口圖Fig.2　Interface block diagram of the system

圖3　狀態(tài)轉換圖Fig.3　Diagram of the state transition

2　軟件實現(xiàn)

AD9361內部包含一個狀態(tài)機，在Pin control Mode模式下，借助ENABLE和TXNRX信號，可以同步、實時地控制器件的狀態(tài)轉換。在本設計方法中基帶芯片 BSC9132在ENABLE/TXNRX PIN CONTROL TDD模式下，實際當中AD9361工作在FDD TXON/RXON INDEPENDENT CONROL模式。

FPGA需要對BSC9132發(fā)出的控制信號 ENABLE和TXNRX進行處理，產生新的ENABLE和TXNRX控制對AD9361的收發(fā)狀態(tài)進行控制，從而實現(xiàn)數據的正確傳輸。

具體實現(xiàn)，我們采用兩個有限狀態(tài)機級聯(lián)，靠近BSC9132側利用摩爾狀態(tài)機完成對BSC9132發(fā)出的控制信號進行譯碼，其輸入是BSC9132發(fā)出的ENABLE和TXNRX控制信號，輸出是狀態(tài)機的現(xiàn)態(tài)?？拷麬D9361側利用米利狀態(tài)機給出對9361的控制信號，其輸入時上一級的現(xiàn)態(tài)，輸出是對9361直接控制的ENABLE和TXNRX信號。

靠近9132側狀態(tài)機狀態(tài)轉移圖如3（a）所示，完成對BSC9132發(fā)出的控制信號的譯碼并將現(xiàn)態(tài)輸出給下一級。

靠近AD9361測得狀態(tài)機如圖3（b）所示，相比于AD9361內部狀態(tài)機，多了四個狀態(tài)并通過引入常數參數，更方便的控制時序。使用第一時間值（flush_cnt）、第二時間值（switch_cnt）以及基帶處理芯片處于所述第一狀態(tài)的結束周期作為射頻收發(fā)芯片在各個狀態(tài)之間進行切換的依據，而不再使用基帶處理芯片的引腳輸出的信號作為射頻收發(fā)芯片的切換依據，因此，只要依據射頻收發(fā)芯片的工作時序設定第一時間值和第二時間值，即可實現(xiàn)在不同工作時序下的射頻收發(fā)芯片與使用基帶處理芯片的正確協(xié)作，從而實現(xiàn)正常通信的目的。

3　測試與結果分析

在small cell基站中，針對設計方法中所述的數據轉發(fā)方法，采用了正弦波信號進對其進行接收和發(fā)送鏈路正確性的驗證

3.1接收鏈路

測試環(huán)境：信號源產生頻點2.352 GHz的正弦波，通過接收鏈路、FPGA傳送給基帶處理芯片。

FPGA和基帶處理芯片分別通過chipscope和codewarrior進行抓數，經過處理后，其時域和頻域波形分別如圖4和圖5所示。

結論：FPGA和基帶芯片可以正確接收信號源產生的信號。驗證了射頻-FPGA-基帶接收鏈路正常。

3.2發(fā)送鏈路

測試環(huán)境：基帶處理部分發(fā)送正弦波數據，將LTE幀結構上下行配比設置為配置5（DSUDDDDDDD）[9-13]，通過FPGA傳送給射頻鏈路，通過頻譜儀觀察信號。結果與接收鏈路類似，此處不再贅述，僅給出通過邏輯分析儀抓取到的FPGA狀態(tài)機工作時序如圖6所示。

圖4　時域波形Fig.4　Waveform of the time-domain

圖5　頻域波形Fig.5　Waveform of the Frequency-domain

結論：由上圖可看出FPGA狀態(tài)機工作時序正常。同時在頻譜儀上觀測到正弦波的頻譜圖，進一步可驗證基帶--FPGA-射頻發(fā)送鏈路的設計正常。

圖6　FPGA狀態(tài)機工作時序圖Fig.6　Working sequence diagram of FPGA state machine

4　結束語

文中設計了兩個級聯(lián)的有限狀態(tài)機，利用FPGA對控制信號進行譯碼，在耗費較少資源的情況下，實現(xiàn)了射頻芯片和基帶芯片兩側兩個不同工作模式的對接?？紤]到實際工作情況，近射頻芯片側狀態(tài)機相比射頻芯片內部狀態(tài)機，多出了4個狀態(tài)，并通過引入常數參數，更方便的控制時序。能實現(xiàn)在基帶芯片和射頻芯片工作模式不同的情況下完成數據的正確收發(fā)和處理，并方便系統(tǒng)調試，達到了良好的設計效果。

[1]3GPP TS 36.932:Scenarios and requirements for small cell enhancements for E-UTRA and E-UTRAN（Release 12）[S].

[2]Freesacle.BSC913x_TDD_Solution_Cust_9132V1.1.pdf[R].

[3]Freesacle.BSC913x-AD936x_TDD_Solution.pdf[R].

[4]AD9361 Interface Spec v2.5_i.pdf[R].

[5]吳云良，馬玉婷，裴智果，等.基于FPGA和狀態(tài)機的USB接口在流式細胞儀的應用[J].電子測量技術，2014（11）:60-62.

[6]豐平，馬曉川，陳模江，等.主從并行狀態(tài)機用于復雜FPGA控制系統(tǒng)設計[J].微計算機應用，2009（6）:72-74.

[8]JEDEC STANDARD Radio Front End-Baseband Digital Parallel Interface JESD207[S].

[9]趙訓威，林輝，張明，等.3GPP長期演進（LTE）系統(tǒng)架構與技術規(guī)范[M].北京:人民郵電出版社，2010:32-33.

[10]3GPP TS 36.213:Evolved Universal Terrestrial Radio Access （E-UTRA）；Physical layer procedures（Release 10）[S].

[11]王丹琦，吳毅，甘曉炫.基于FPGA的高速數據采集系統(tǒng)設計[J].電子設計工程，2014（21）:153-155，158.

[12]焦淑紅，智揚.基于FPGA的高階FIR濾波器設計[J].電子科技，2015（8）:24-28.

[13]王樹東，李曉培，梁國棟.基于FPGA自動變速率采集實現(xiàn)及SQL數據庫鏈接建立[J].現(xiàn)代電子技術，2015（9）:96-99.

Application of data pass_through method in Small Cell based on FPGA

PENG Dong-qiao1，2，WANG Jian-xin1，2，SU Pan1，2
（1.Wuhan Research Institute of Post and Telecommunications，Wuhan 430074，China；2.Beijing Northern FiberHome Technologies Co.，Ltd.，Beijing 10085，China）

In the TD-LTE small cell design，it always needs a single RF to achieve the transceiver function.Due to the relationship of DAC start time，the FR chip needs to work in FDD mode.In order to resolve the communication problem between the base chip which works in TDD mode and the RF chip，a data pass_through method is designed，realizing the data forwarding from TDD to FDD format and FDD to TDD format.Experimental results show the stability and accuracy of the data_through method.

TD-LTE；Small Cell；FPGA；TDD；FDD

TN929.5

A

1674－6236（2016）01-0159-03

2015-06-08稿件編號：201506079

國家科技重大專項基金資助項目（2013ZX03003015-003）

彭冬喬（1989—），男，湖北隨州人，碩士研究生。研究方向：無線通信。