基于FPGA的LFMCW測距雷達調(diào)制信號源設(shè)計

陳林軍，涂亞慶，劉 鵬，沈艷林，陳 鵬

（后勤工程學(xué)院 后勤信息與軍事物流工程系，重慶　401311）

基于FPGA的LFMCW測距雷達調(diào)制信號源設(shè)計

陳林軍，涂亞慶，劉 鵬，沈艷林，陳 鵬

（后勤工程學(xué)院 后勤信息與軍事物流工程系，重慶401311）

為從信號源上提高LFMCW測距雷達前端發(fā)射信號的調(diào)頻線性度，改善雷達測量精度，設(shè)計了一種基于FPGA 的LFMCW測距雷達調(diào)制信號源，并完成了軟硬件設(shè)計與實現(xiàn)。調(diào)制信號源以FPGA為控制核心，DA轉(zhuǎn)換器為主要外圍設(shè)備。編寫VHDL語言編程產(chǎn)生數(shù)字調(diào)制波形，利用DA轉(zhuǎn)換器轉(zhuǎn)換為模擬信號，經(jīng)過低通濾波器和放大器，輸出驅(qū)動雷達前端的模擬調(diào)制電壓信號。實驗結(jié)果表明，該設(shè)計實現(xiàn)靈活，輸出的調(diào)制電壓信號波形穩(wěn)定可靠，能夠驅(qū)動多種雷達前端。

測距雷達；調(diào)制信號；FPGA；調(diào)頻線性度

LFMCW（線性調(diào)頻連續(xù)波）測距雷達系統(tǒng)具有測量精度高、低功耗、無測量盲區(qū)和安全等級高等諸多優(yōu)點，因此在汽車防撞[1]、液位計量[2]和精確制導(dǎo)[3]等領(lǐng)域中有廣泛應(yīng)用。目前影響LFMCW測距雷達系統(tǒng)測量精度的因素主要是中頻信號頻率估計方法[4]和調(diào)頻信號的非線性度[5]。在頻率估計方法上，課題組經(jīng)過多年研究，取得了豐碩成果[6-8]，改善了頻率估計的精度。但是，這些方法都是以中頻信號為單頻正弦信號為前提，這就是改善調(diào)頻信號非線性度要解決的問題。非線性度校正可分為閉環(huán)校正和開環(huán)校正[9]，其中閉環(huán)校正實驗裝置要求高，難以實現(xiàn)；目前主要采用開環(huán)校正，即根據(jù)雷達前端VCO的電調(diào)特性輸出存在非線性的調(diào)制電壓信號，抵消VCO的非線性。

基于以上分析，調(diào)制電壓信號的質(zhì)量對測距精度起著至關(guān)重要的作用，為此，本文設(shè)計了基于FPGA的調(diào)制信號源，利用經(jīng)過非線性校正后的電壓數(shù)據(jù)輸出調(diào)制波形，提高發(fā)射信號的調(diào)頻線性度。實驗結(jié)果表明，調(diào)制信號源能夠根據(jù)存儲的校正波形數(shù)據(jù)輸出調(diào)制電壓信號，為更好地體現(xiàn)課題組所提頻率估計方法應(yīng)用在測距上的優(yōu)勢提供了驗證手段，為研制高精度LFMCW測距雷達系統(tǒng)打下了堅實基礎(chǔ)。

1　LFMCW測距雷達及調(diào)制信號源方案

LFMCW測距雷達的結(jié)構(gòu)如圖1所示，它的工作原理為：處理器控制調(diào)制電壓產(chǎn)生模塊輸出模擬鋸齒波或三角波，驅(qū)動雷達前端的VCO（壓控振蕩器）產(chǎn)生線性調(diào)頻連續(xù)波信號作為發(fā)射信號，雷達前端將發(fā)射信號和回波信號進行混頻后得到中頻信號，數(shù)據(jù)采集模塊連續(xù)采樣規(guī)則區(qū)的中頻信號，通過處理器中嵌入的數(shù)字信號處理算法計算測量距離，計算結(jié)果由顯示控制模塊顯示輸出。

調(diào)制信號源（即圖1中的調(diào)制電壓產(chǎn)生模塊）是LFMCW測距雷達的重要組成部分，其總體設(shè)計方案如圖2所示。

由圖2可知，整個調(diào)制信號源以FPGA為控制中心，利用其內(nèi)部資源產(chǎn)生數(shù)字調(diào)制波形（鋸齒波或三角波），同時為DA轉(zhuǎn)換器提供時鐘信號，若雷達系統(tǒng)是以FPGA為信號處理中心，則此部分可用雷達系統(tǒng)的FPGA的資源實現(xiàn)；DA轉(zhuǎn)換器將FPGA生成的數(shù)字調(diào)制波形轉(zhuǎn)換為模擬調(diào)制波形；最后，放大器將DA轉(zhuǎn)換器的輸出放大后直接驅(qū)動雷達前端的調(diào)制電壓信號Vtune。

圖1　LFMCW測距雷達結(jié)構(gòu)框圖Fig.1　Structure diagram of LFMCW ranging radar

圖2　調(diào)制信號源設(shè)計方案Fig.2　Design scheme of modulation signal source

2　調(diào)制信號源硬件設(shè)計

調(diào)制信號源主要需要對FPGA、DA轉(zhuǎn)換器和放大濾波器的外圍電路進行設(shè)計。FPGA芯片采用的是Altera公司的CycloneⅢ系列器件的EP3C25Q240，其主要包含基本的晶振電路、配置芯片電路、JTAG和AS電路，其設(shè)計應(yīng)用廣泛，本文不作詳述。

2.1DA轉(zhuǎn)換電路設(shè)計

本文采用的AD9764是一款14位分辨率的數(shù)模裝換器，具有良好的交流和直流性能，最高更新速率可達125MSPS，它采用的是差分電流輸出，在應(yīng)用時通過匹配電阻轉(zhuǎn)換為電壓輸出。DA轉(zhuǎn)換電路的原理圖如圖3所示，設(shè)計中采用5 V電源供電（即DAVCC為5 V），DA的數(shù)據(jù)線均通過100 Ω的電阻與FPGA的引腳相連，DA_CLK由FPGA的PLL引腳提供。

2.2模擬信號放大濾波電路

模擬信號放大電路中采用的放大器為雙通道OP284，其工作電壓為3～36 V，考慮到常用雷達前端的VCO的電調(diào)特性線性度較高的區(qū)域一般不超過8 V（如德國InnoSenT公司的IVS-167雷達頭），因此采用的9 V電源對放大器進行供電。如圖4所示，DA輸出的差分信號首先通過低通濾波器（LPF），降低信號中的高頻干擾，然后利用OP284將信號進行放大并輸出單端信號，放大電路的輸出直接作為雷達前端的調(diào)制電壓輸入。

圖3　DA轉(zhuǎn)換電路原理圖Fig.3　Schematic diagram of DA converting circuit

圖4　放大濾波電路原理圖Fig.4　Schematic diagram of amplifier and filterer circuit

3　調(diào)制信號源軟件設(shè)計

3.1FPGA配置程序設(shè)計

在設(shè)計中，F(xiàn)PGA實現(xiàn)的是輸出DA時鐘信號和生成數(shù)字調(diào)制波形的功能。FPGA利用其內(nèi)部鎖相（PLL）對晶振輸入的時鐘信號分頻或倍頻后作為輸出，為DA提供驅(qū)動時鐘信號。若輸出標準的線性波形，可以利用兩個級聯(lián)的循環(huán)計數(shù)器來完成，以一個周期100點、輸出頻率為50 Hz的鋸齒波為例，設(shè)FPGA程序時鐘頻率為50 MHz，兩級計數(shù)值分別為10 000和100，第一級計數(shù)器溢出一次第二級計數(shù)器計數(shù)一次，第二級的計數(shù)值輸出作為DA的輸入編碼。

因雷達前端的VCO一般存在非線性[10]，利用標準的鋸齒波作為調(diào)制電壓信號，VCO輸出的連續(xù)波頻率不是線性變化，這樣就給雷達測距帶來了誤差生。為減小這種誤差，采用開環(huán)校正的方式，將經(jīng)過非線性校正的波形數(shù)據(jù)存儲在ROM中，運用數(shù)字頻率合成（DDS）的原理[11]生成數(shù)字調(diào)制波形，利用QuartusⅡ軟件設(shè)計的塊狀圖程序如圖5所示。

圖5　FPGA塊狀圖程序Fig.5　Block diagram of FPGA program

圖5中，程序主要由常數(shù)項、加法器、觸發(fā)器和ROM存儲器組成。加法器的溢出周期取決于加法器輸入的常數(shù)項，其計算公式如式（1）所示。

其中N表示加法器的數(shù)據(jù)寬度，fda表示clock的頻率，C表示求和常數(shù)項。若N=32，fda=50 MHz，T=20 ms，則通過式（1）可以解得C取值為4 295，需要指出的是，由于常數(shù)項只能是整數(shù)，所以其值取的是計算結(jié)果的近似值，N越大，計算結(jié)果越準確，調(diào)制信號周期越精確。觸發(fā)器的輸出分兩路，一路返回到加法器作為下一次加法器輸入，另一路取高n（n≤N）位作為ROM地址線（圖5中n=9），讀取ROM存儲器的波形數(shù)據(jù)，n取決于ROM存儲器的容量。

3.2軟件仿真測試

軟件設(shè)計完成后，經(jīng)編譯器編譯后進行了仿真實驗，以驗證輸出邏輯的正確性。為便于分析和觀察，程序中常數(shù)項設(shè)置為1，加法器數(shù)據(jù)寬度為10位，波形為利用Matlab軟件生成的1024點標準鋸齒波（保存為.mif文件），在QuartusⅡ軟件中建立的仿真波形時鐘周期為1 ms，仿真時長為1 s。其部分波形數(shù)據(jù)和仿真結(jié)果如圖6所示。

圖6　軟件仿真實驗Fig.6　Software simulation test

由圖6可知，在每個時鐘上升沿FPGA順序輸出1點數(shù)字波形且輸出波形與存儲波形一致，說明軟件部分設(shè)計正確。

4　調(diào)制信號源實測實驗

為驗證調(diào)制信號源的實際效果，利用示波器對其輸出進行了測試，實驗參數(shù)設(shè)置為fda=50 MHz，N=32，存儲波形為某VCO經(jīng)過非線性校正的后的512點鋸齒波波形，其中波形最大值與最小值編碼差為1 492，根據(jù)DA電壓轉(zhuǎn)換公式[12]可得理論峰-峰值電壓為1.923 28 V。設(shè)置不同常數(shù)項時示波器測量結(jié)果如表1所示。

表1　不同常數(shù)項的輸出結(jié)果Tab.1　Test result of different constant terms

由表1可知，本文設(shè)計的調(diào)制信號源輸出信號存在微小誤差[13]，原因之一是示波器測量的測量精度是保留兩位小數(shù)，原因之二是濾波電路簡單和電阻的阻值精度影響電壓的精度，可以進一步優(yōu)化存儲波形達到精確控制輸出電壓值的目的。調(diào)制信號源生成的信號能夠滿足LFMCW測距雷達對調(diào)制電壓的精度要求[14]。為使測量結(jié)果顯得直觀，圖7給出了常數(shù)項為8 590時的調(diào)制信號在示波器上的波形。

5　結(jié)　論

本文設(shè)計了以FPGA為控制核心的LFMCW測距雷達調(diào)制信號源，完成了硬件的搭建和軟件實現(xiàn)，并進行了實測實驗[15]。實驗結(jié)果表明：基于FPGA的LFMCW測距雷達調(diào)制信號源結(jié)構(gòu)簡單、實現(xiàn)靈活、波形穩(wěn)定，能通過開環(huán)校正方式存儲校正波形，提高雷達前端發(fā)射波形的調(diào)頻線性度，因此，該調(diào)制信號源適用于驅(qū)動多種雷達前端。

圖7　調(diào)制電壓信號實際波形Fig.7　Actual waveform of modulation voltage signal

[1]蔣留兵，許騰飛，楊昌昱，等.一種汽車防撞雷達多目標識別方法[J].現(xiàn)代雷達，2014，36（6）:54-58.

[2]張亞偉，佟仕忠，趙希鳳.Chirp-Z變換在LFMCW雷達液位測量中的應(yīng)用[J].電子設(shè)計工程，2013，21（8）:102-104.

[3]張海洋，趙長明，楊蘇輝，等.線性調(diào)頻連續(xù)波激光雷達信號處理研究[J].兵工學(xué)報，2010，31（S2）:17-20.

[4]沈艷林，涂亞慶，劉鵬，等.非整周期采樣信號頻率估計的相頻匹配方法[J].儀器儀表學(xué)報，2015，36（6）:1221-1226.

[5]莫正軍，涂亞慶，劉良兵，等.基于重疊分段和FrFT的VCO非線性度檢測方法[J].數(shù)據(jù)采集與處理，2012，27（1）:96-100.

[6]沈艷林，涂亞慶，劉良兵，等.基于相位積累的多段異頻信號的頻率估計算法[J].電子測量與儀器學(xué)報，2013，27（1）: 64-68.

[7]于衛(wèi)東，涂亞慶.基于CORDIC算法快速計算DFT的FPGA實現(xiàn)方法[J].信息工程大學(xué)學(xué)報，2015，16（4）:437-442.

[8]肖瑋，涂亞慶，劉良兵，等.多段同頻正弦信號頻譜融合的LFMCW雷達測距算法[J].儀器儀表學(xué)報，2013，34（1）:94-103.

[9]莫正軍.基于FrFT的瞬時頻率估計方法及其在VCO非線性度檢測中的應(yīng)用[D].重慶:后勤工程學(xué)院，2012.

[10]Brennan P V，Huang Y，Ash M，et al.Determination of Sweep Linearity Requirements in FMCW Radar Systems Based on Simple Voltage-Controlled Oscillator Sources[J]. IEEE Transactions on Aerospace&Electronic Systems，2011，47（3）:1594-1604.

[11]李平，周原.基于FPGA和DDS技術(shù)的信號發(fā)生器設(shè)計[J].電子設(shè)計工程，2014，22（10）:71-74.

[12]Analog Devices.AD9764 Data-sheet[EB/OL].[1999].http:// www.analog.com/media/en/technical-documentation/datasheets/AD9764.pdf.

[13]蔣少豪，張會生，李立欣，等.一種新型基于Strobe相關(guān)的BOC信號多徑抑制算法[J].電子設(shè)計工程，2013（10）:65-68，72.

[14]吳琳擁，李春林.基于AD9959的多路同步雷達回波信號源設(shè)計[J].電子科技，2014（1）:87-89.

[15]曾維貴，孫迎豐，胥輝旗.基于DDS+倍頻的寬帶LFMCW雷達信號產(chǎn)生設(shè)計[J].兵工自動化，2013（5）:1-4，9.

Design of modulation signal source for LFMCW ranging radar based on FPGA

CHEN Lin-jun，TU Ya-qing，LIU Peng，SHEN Yan-lin，CHEN Peng
（Department of Logistics Information&Logistics Engineering，Logistical Engineering University，Chongqing 401311，China）

In order to improve the frequency modulation linearity of the front end of the LFMCW ranging radar，thus improving the precision of radar ranging，a scheme of modulation signal source for LFMCW ranging radar based on FPGA is designed. Implementation of hardware and software are accomplished.The FPGA acts as the control center of the modulation signal source，and the DA converter works as the main peripheral equipment.Digital waveform is generated by FPGA via VHDL program and analog signal is obtained through DA converter.After amplifying and filtering，the analog modulation voltage signal which is used to drive the front end of radar is output.The experimental results show that the modulation voltage source is flexible and can apply to drive a variety of radar front end for its stability and reliability.

modulation signal;ranging radar;FPGA;frequency modulation linearity

TN958.94

A

1674－6236（2016）01-0115-03

2015-10-29稿件編號：201510226

國家自然科學(xué)基金（61271449；61302175）；重慶市自然科學(xué)基金（CSTC2013jcyjA40030）；重慶市研究生科研創(chuàng)新項目（CYB14100）

陳林軍（1990—），男，四川蓬溪人，碩士研究生。研究方向：智能檢測與智能控制。