一種SerDes集成與復(fù)用方法

胡孔陽++顧大曄++韓瓊磊

摘要：本文首先介紹了Cadence公司的SalvoPlus多協(xié)議SerDes的硬件結(jié)構(gòu)與接口特性，SalvoPlus多協(xié)議SerDes PHY支持包括PCIe、SRIO、Ethernet、JESD204B在內(nèi)的多種協(xié)議，其次介紹了SerDes與片上控制器進(jìn)行系統(tǒng)集成的方法，最后介紹了復(fù)用多個控制器的實(shí)現(xiàn)方案。

關(guān)鍵詞：SerDes；多協(xié)議；片上集成；復(fù)用

中圖分類號：TP391 文獻(xiàn)標(biāo)識碼：A 文章編號：1009-3044（2016）20-0032-02

Abstract： In this paper， we introduce one multiprotocol SerDes named SalvoPlus of Cadence company. We first introduce its hardware structure and interface feature. SalvoPlus multiprotocol SerDes PHY supports many protocol including PCIe， SRIO， Ethernet and JESD204B. And then we introduce the way of integration on chip. At last， we introduce one method of multiplexing based on this SerDes.

Key words： SerDes；Multiprotocol；Integration on Chip；Multiplexing

SerDes中文全稱為“并串與串并轉(zhuǎn)換器”（Serializer and Deserializer），是一種在發(fā)送端以串行數(shù)據(jù)代替并行數(shù)據(jù)，在接收端再將串行數(shù)據(jù)恢復(fù)為并行數(shù)據(jù)的高速傳輸接口。通過以差分信號代替單端信號、時鐘和數(shù)據(jù)恢復(fù)、預(yù)加重和均衡等技術(shù)，可以大大提高信號質(zhì)量和傳輸速率。

本文中所介紹的SalvoPlus Multiprotocol SerDes最大傳輸速率可達(dá)10.3125Gbps/Lane（Lane后文中也稱通道），在通道個數(shù)上，可以根據(jù)定制實(shí)現(xiàn)X4＼X8＼X10。

1 SerDes硬件結(jié)構(gòu)與接口特性

1.1 硬件結(jié)構(gòu)

如圖1所示，SerDes主要包括：PMA、10GKR Link Training、PCIe PCS、APB接口控制、TAP接口控制以及每層之間的隔離和旁路邏輯。

PMA主要由模擬電路實(shí)現(xiàn)，IP公司以硬核形式交付用戶，實(shí)現(xiàn)的功能包括：時鐘恢復(fù)、收發(fā)數(shù)據(jù)緩沖、數(shù)據(jù)串并轉(zhuǎn)換、預(yù)加重和均衡、回環(huán)測試邏輯等。其中，時鐘恢復(fù)單元主要依賴于本地PLL輸出的基準(zhǔn)時鐘，圖2為SerDes中PLL的結(jié)構(gòu)框圖。

SerDes復(fù)位釋放之前需要經(jīng)過軟件的初始化，對SerDes的配置過程主要是對其中PLL的分、倍頻系數(shù)進(jìn)行配置，進(jìn)而產(chǎn)生正確的發(fā)送時鐘和接收采樣時鐘。

10GKR Link Training是為了兼容10GKR協(xié)議所預(yù)留的模塊，可以通過軟件配置進(jìn)行旁路。在集成SRIO、PCIe和JESD204B等控制器時，該模塊由對應(yīng)PCS層中的鏈路訓(xùn)練模塊所替代。

PCIe PCS與10GKR Link Training邏輯類似，實(shí)現(xiàn)通道分段、碼組產(chǎn)生和鏈路初始化等功能，僅為PCIe所使用。

用戶通過APB和TAP接口均可以訪問SerDes內(nèi)部所有的寄存器，不同之處在于，APB為配置接口，應(yīng)與系統(tǒng)配置總線相連；TAP為測試訪問接口，應(yīng)與JTAG總線相連。TAP相較于APB具有更高的訪問優(yōu)先級。

1.2 接口介紹

為了兼容多種協(xié)議，SalvoPlus Multiprotocol SerDes提供了多個類型的標(biāo)準(zhǔn)接口，如下表1所示。

其中，External/Bump為LVDS接口，包括輸入的參考時鐘和TX＼RX數(shù)據(jù)信號，其余接口均需要與片上總線或控制寄存器相連。

SalvoPlus Multiprotocol SerDes雖然提供了多種類型的接口，但是在一次上電配置完成后，根據(jù)所配置的模式，只會有一種數(shù)據(jù)總線接口有效，沒有被選中的接口則會在SerDes內(nèi)部被旁路，因此，在同一時刻只可以支持一種控制器工作。

2 SerDes片上集成

PCIe、Ethernet與SerDes的集成，由于它們與SerDes均采用相同的標(biāo)準(zhǔn)接口，因此集成工作相對簡單。

對于SRIO、JESD204B或是自定義控制器而言，需要分析處理以下幾類主要的信號。

一類是TX/RX數(shù)據(jù)信號。SalvoPlus Multiprotocol SerDes支持20bit或16bit數(shù)據(jù)位寬，20bit對應(yīng)8B/10B編碼，16bit對應(yīng)128B/130B編碼。數(shù)據(jù)接口如果存在位寬不匹配的情況，需要在控制器與SerDes之間增加位寬轉(zhuǎn)換邏輯，位寬轉(zhuǎn)換邏輯需要的時鐘仍可以通過SerDes中的PLL配置輸出。

另一類是SerDes輸出的時鐘信號。主要包括TX發(fā)送時鐘和RX恢復(fù)的采樣時鐘，TX時鐘用于發(fā)送通道同步發(fā)送數(shù)據(jù)，RX時鐘用于接收通道采樣接收到的數(shù)據(jù)。

最后一類是均衡接口信號。SalvoPlus Multiprotocol SerDes內(nèi)部采用的是五階自適應(yīng)判決反饋均衡器，它是一種非線性均衡器。通過硬件邏輯或是軟件配置的方法可以調(diào)節(jié)五階均衡系數(shù)，以達(dá)到改善信號傳輸質(zhì)量的目的。

圖3為SerDes與控制器集成原圖框圖。

3 SerDes復(fù)用技術(shù)

復(fù)用可以實(shí)現(xiàn)多個控制器共用一個SerDes，達(dá)到減小芯片面積，同時增加通信模式多樣性的優(yōu)點(diǎn)。

圖4為SerDes復(fù)用原理圖。

基于圖4的復(fù)用方案，芯片在一次初始化完成后可以實(shí)現(xiàn)SRIO或JESD204B或Ethernet或PCIe或用戶自定義控制器的功能。

不同工作模式的切換是在復(fù)位過程中由軟件配置實(shí)現(xiàn)，如果在正常工作過程中動態(tài)切換模式，則可能會引發(fā)亞穩(wěn)態(tài)，導(dǎo)致鏈路上的數(shù)據(jù)校驗(yàn)錯誤，不推使用。

4 結(jié)束語

本文介紹的多協(xié)議SerDes IP可以為高速接口設(shè)計(jì)人員提供對SerDes更深入的了解和開發(fā)借鑒，末尾提出的復(fù)用技術(shù)可以很好地解決芯片資源和功能多樣性的問題。

值得注意的是，該復(fù)用技術(shù)是對SerDes多通道的整體復(fù)用，至于多個控制器同時對一個SerDes中多個通道的復(fù)用，實(shí)現(xiàn)難度較大，并需要PMA硬核模塊的支持，在此不做更深入的研究。

參考文獻(xiàn)：

[1] Cadence Company.SalvoPlus Multiprotocol PHY Specification，2016.

[2] Caglar Yilmazer.SerDes器件的預(yù)加重和均衡，2012.

[3] 韓洪麗.SerDes在程控交換機(jī)系統(tǒng)中的應(yīng)用[J].計(jì)算機(jī)與網(wǎng)絡(luò)，2009，35（5）：54-56.

[4] 歐陽干.PCI Express物理層的設(shè)計(jì)與實(shí)現(xiàn)[D].國防科學(xué)技術(shù)大學(xué)，2006.