基于Nios II的被復(fù)線傳輸設(shè)備方案設(shè)計(jì)

本文介紹了一種采用Altera公司NIOS II嵌入式微處理器實(shí)現(xiàn)的被復(fù)線傳輸設(shè)備。通過(guò)將NIOS II軟核處理器、自定義FPGA專用模塊、存儲(chǔ)器和I/O集成到單塊低成本的FPGA上， 組成一個(gè)SOPC（片上可編程系統(tǒng)） 系統(tǒng)，實(shí)現(xiàn)了E1接口與遠(yuǎn)傳接口之間的相互轉(zhuǎn)換功能。與采用傳統(tǒng)ASIC處理器加軟件來(lái)實(shí)現(xiàn)被復(fù)線傳輸設(shè)備的方案相比，該方案降低了系統(tǒng)的成本，復(fù)雜性和功耗。該設(shè)備的遠(yuǎn)傳接口采用美國(guó)敏迅公司的CX28945芯片組實(shí)現(xiàn)，符合G.SHDSL標(biāo)準(zhǔn)。

【關(guān)鍵詞】FPGA E1接口 以太網(wǎng) G.SHDSL

E1接口作為數(shù)字傳輸系統(tǒng)一次群標(biāo)準(zhǔn)，可用于傳送語(yǔ)音、數(shù)據(jù)、圖像等業(yè)務(wù)，也可用于交換機(jī)之間的數(shù)字中繼。目前，E1接口在分組網(wǎng)、幀中繼網(wǎng)、GSM移動(dòng)基站及軍事通信網(wǎng)中得到了廣泛的應(yīng)用。

被復(fù)線以其結(jié)構(gòu)強(qiáng)度高、導(dǎo)電性好、線外絕緣皮抗嚴(yán)寒、抗高溫、不易老化等特點(diǎn)，被廣泛應(yīng)用于惡劣環(huán)境和軍事通信中。文中設(shè)計(jì)的被復(fù)線傳輸設(shè)備可方便地實(shí)現(xiàn)具有E1接口設(shè)備間的語(yǔ)音、數(shù)據(jù)和圖像等遠(yuǎn)距離傳輸，也可以利用被復(fù)線為遠(yuǎn)端用戶提供高速網(wǎng)絡(luò)接入等服務(wù)。

1 系統(tǒng)總體設(shè)計(jì)

被復(fù)線傳輸設(shè)備主要由E1接口、E1接口控制模塊、FPGA處理單元、遠(yuǎn)傳接口控制模塊、遠(yuǎn)傳接口、面板控制及顯示電路和電源模塊組成，設(shè)備系統(tǒng)框圖如圖1所示。

系統(tǒng)中，E1接口和遠(yuǎn)傳接口作為用戶接入接口提供E1接口用戶和G.SHDSL接口用戶的接入。E1接口控制模塊由E1幀收發(fā)器和變壓器組成，主要完成E1幀的成幀和解幀處理。在接收方向，E1幀收發(fā)器從線路上的HDB3碼流中恢復(fù)出E1幀時(shí)鐘和數(shù)據(jù)。在發(fā)送方向，E1幀收發(fā)器則進(jìn)行與上述過(guò)程相反的操作。遠(yuǎn)傳接口控制模塊主要由DSL幀收發(fā)信機(jī)芯片和AFE（模擬前端）驅(qū)動(dòng)芯片組成，完成DSL幀的收發(fā)控制。E1接口控制模塊和遠(yuǎn)傳接口控制模塊之間通過(guò)PCM接口連接，完成E1接口與遠(yuǎn)傳接口間的數(shù)據(jù)收發(fā)。

FPGA處理單元由Altera公司的EP4CE40F23I7N和外圍電路組成。該設(shè)備采用了SOPC設(shè)計(jì)方案，利用FPGA內(nèi)部的軟核處理器，完成了E1幀收發(fā)器芯片和遠(yuǎn)傳接口控制套片的初始化。FPGA專用邏輯模塊則完成了接口控制面板的模式檢測(cè)，速率檢測(cè)和狀態(tài)控制等功能。

2 接口電路方案設(shè)計(jì)

2.1 E1接口電路方案設(shè)計(jì)

E1接口電路采用PMC公司開發(fā)的E1幀收發(fā)器芯片PM4351實(shí)現(xiàn)。主要由E1幀收發(fā)器PM4351和變壓器T1137組成，主要完成E1接口數(shù)據(jù)的碼型變換和時(shí)鐘恢復(fù)。在接收方向，E1幀收發(fā)器將線路上的HDB3碼流變換為NRZ碼型的時(shí)鐘和數(shù)據(jù)，然后通過(guò)PCM接口送到遠(yuǎn)傳模塊處理。在發(fā)送方向，E1幀收發(fā)器PM4351通過(guò)PCM接口接收遠(yuǎn)傳模塊發(fā)送的數(shù)據(jù)，然后將NRZ碼型的時(shí)鐘和數(shù)據(jù)轉(zhuǎn)化為適合線路傳輸?shù)腍DB3碼流。E1接口實(shí)現(xiàn)方案如圖2所示。

2.2 遠(yuǎn)傳接口電路方案設(shè)計(jì)

遠(yuǎn)傳接口電路主要由美國(guó)敏訊公司開發(fā)的CX28945芯片組和接口變壓器構(gòu)成。該芯片組包括2個(gè)芯片：一個(gè)是DSL幀收發(fā)信機(jī)芯片，另一個(gè)是AFE（模擬前端）驅(qū)動(dòng)芯片。CX28945芯片組功能框圖如圖3所示。

模擬部分AFE芯片的主要功能包括A/D和D/A變換、數(shù)據(jù)變換的反混跌、信號(hào)濾波、增益控制和線路驅(qū)動(dòng)等。AFE芯片對(duì)外提供數(shù)字接口和模擬接口，采用DSP接口與DSL幀收發(fā)信機(jī)CX28945內(nèi)部的DSP相連，用于數(shù)據(jù)傳輸。模擬接口及DSL傳輸鏈路接口與雙絞線相連，由線路驅(qū)動(dòng)反饋電阻、阻抗匹配電阻、平衡混合電路、變壓器和抗雷擊保護(hù)電路組成。DSL幀收發(fā)信機(jī)芯片作為芯片組的核心，包含以下4大功能模塊：ATM層傳輸匯聚功能模塊、DSL成幀器功能模塊、采用16-PAM（16電平格柵編碼脈沖寬度調(diào)制）的DSP模塊及8051處理器內(nèi)核。本設(shè)計(jì)方案中采用該芯片組的PCM接口與E1接口電路連接。遠(yuǎn)傳接口實(shí)現(xiàn)方案如圖4所示。

2.3 電源模塊方案設(shè)計(jì)

電源模塊部分采用TPS54310PWP芯片來(lái)實(shí)現(xiàn)。該芯片支持3V～6V的輸入電壓，輸出電壓范圍為0.9V～3.3V，擁有內(nèi)部集成的60MΩ的MOSFET開關(guān)電路，通過(guò)SS/ENA引腳控制電壓的輸出，它采用PWM技術(shù)，具有3A的驅(qū)動(dòng)能力，能夠滿足設(shè)計(jì)要求。

3 FPGA軟件方案設(shè)計(jì)

本方案中的FPGA處理器單元主要由Altera公司的低功耗FPGA芯片EP4CE40F23I7N和外圍電路組成。由于處理器采用軟核形式進(jìn)行設(shè)計(jì)， 具有很大的靈活性。本文提出的方案是采用內(nèi)嵌NIOS II微處理器的單塊低成本FPGA芯片來(lái)實(shí)現(xiàn)。利用FPGA內(nèi)部的NIOS II軟核處理器，完成E1幀收發(fā)芯片PM4351和遠(yuǎn)傳套片CX28945芯片組的初始化和配置。FPGA專用邏輯模塊則完成接口模式檢測(cè)，速率檢測(cè)以及狀態(tài)控制等功能。Nios II軟核處理器與外圍接口電路的連接框圖如圖5所示。

系統(tǒng)上電完成后，F(xiàn)PGA內(nèi)部的專用邏輯模塊根據(jù)控制面板的接口速率選擇和主從控制輸入，生成遠(yuǎn)傳接口套片的初始配置指令。FPGA內(nèi)部的Nios II軟核處理器在完成E1幀收發(fā)芯片PM4351和遠(yuǎn)傳套片CX28945芯片組初始化后，通過(guò)Host Port或RS232接口將配置指令下載到遠(yuǎn)傳套片CX28945芯片組中。為了簡(jiǎn)化設(shè)計(jì)，設(shè)計(jì)中的NIOS II處理器通過(guò)RS232接口完成對(duì)遠(yuǎn)傳套片芯片組的配置。軟件配置完成，遠(yuǎn)傳套片CX28945芯片組激活后即可實(shí)現(xiàn)E1接口與遠(yuǎn)傳接口之間的數(shù)據(jù)收發(fā)功能。設(shè)備在進(jìn)行數(shù)據(jù)收發(fā)的同時(shí)，可通過(guò)觀察設(shè)備狀態(tài)指示燈來(lái)判斷設(shè)備的工作狀態(tài)。

4 結(jié)語(yǔ)

根據(jù)現(xiàn)實(shí)需求，提出了一種基于Nios II的被復(fù)線傳輸設(shè)備設(shè)計(jì)方案。詳細(xì)介紹了傳輸設(shè)備接口電路設(shè)計(jì)方案和FPGA軟件設(shè)計(jì)方案。經(jīng)調(diào)試證明，該設(shè)備工作正常、穩(wěn)定，能夠?qū)崿F(xiàn)E1接口和G.SHDSL接口用戶間的遠(yuǎn)距離通信，滿足了設(shè)計(jì)要求。

參考文獻(xiàn)

[1]相少華.衛(wèi)星調(diào)制解調(diào)器E1接口設(shè)計(jì)[J]. 中國(guó)科技博覽，2014（22）：20-20.

[2]袁揚(yáng)，譚月輝，孫慧賢，等.基于FPGA的G.SHDSL接口設(shè)計(jì)與實(shí)現(xiàn)[J].計(jì)算機(jī)測(cè)量與控制，2015（11）：3727-3730.

[3]宋躍，盧俊平，雷瑞庭，等.基于NiosII的液晶屏控制器SOPC設(shè)計(jì)[J].液晶與顯示，2014，29（1）：48-54.

[4]李鑫，黃海生，張斌，等.一種E1時(shí)鐘數(shù)據(jù)恢復(fù)電路的設(shè)計(jì)[J].西安郵電大學(xué)學(xué)報(bào)，2012，17（3）：67-72.

[5]張晶，李心廣，王金礦.AD73322與C54X DSP接口設(shè)計(jì)[J].計(jì)算機(jī)測(cè)量與控制， 2010，18（4）：935-937.

[6]鄧木生，陳新喜，李華柏.基于PWM技術(shù)蓄電池充放電與檢測(cè)系統(tǒng)設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2011，34（14）：207-210.

[7]孔德春，施慧彬.基于Nios II軟核的多核處理器系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J].電子產(chǎn)品世界，2014（5）：36-38.

[8]崔宏敏，黃戰(zhàn)武，何惠森.基于RS232接口標(biāo)準(zhǔn)的SMT數(shù)據(jù)采集技術(shù)[J].現(xiàn)代電子技術(shù)，2010，33（3）：186-187.

作者簡(jiǎn)介

聶永軍（1982-），男，現(xiàn)為深圳電器公司技術(shù)中心工程師。主要研究方向?yàn)榛贔PGA的嵌入式系統(tǒng)設(shè)計(jì)。

作者單位

深圳電器公司技術(shù)中心 廣東省深圳市 518001