朱文松 朱亮 王強(qiáng)
摘要:隨著無(wú)線通訊設(shè)備的普及,對(duì)利用無(wú)線通訊進(jìn)行非法活動(dòng)的監(jiān)管和控制顯得越來(lái)越重要,本文針對(duì)某無(wú)線通訊管控設(shè)備的需求,設(shè)計(jì)并實(shí)現(xiàn)了通用激勵(lì)波形產(chǎn)生模塊。采用高速DAC,保證了系統(tǒng)對(duì)波形復(fù)雜度和帶寬的要求;大容量存儲(chǔ)器的配置,提供了足夠的空間固化不同模式的波形;模塊選用現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)實(shí)現(xiàn)邏輯控制,并設(shè)計(jì)了多種通訊接口和控制端口。系統(tǒng)實(shí)際聯(lián)調(diào)和使用表明該模塊功能完善、性能穩(wěn)定、通用性強(qiáng)。
關(guān)鍵詞:無(wú)線管制 DAC 波形產(chǎn)生
中圖分類號(hào):TP393 文獻(xiàn)標(biāo)識(shí)碼:A 文章編號(hào):1007-9416(2016)07-0130-01
隨著社會(huì)發(fā)展,無(wú)線通訊設(shè)備已經(jīng)廣泛的融入到我們的生活,如廣播電視、手機(jī)、無(wú)線網(wǎng)絡(luò)等等,這些極大的便利和豐富了我們生活,同時(shí)也給監(jiān)管帶來(lái)了挑戰(zhàn)。如非法商人為牟利搭建的私人廣播電臺(tái);一些具有無(wú)線通訊的設(shè)備,非法占用通訊頻段,;大型考試中利用手機(jī)作弊的非法行為,嚴(yán)重干擾考試公正。特別非法分子利用無(wú)線通訊設(shè)備,給公共安全帶來(lái)的危害,使得對(duì)利用無(wú)線通訊進(jìn)行非法活動(dòng)的監(jiān)管和控制顯得非常重要。
1 激勵(lì)波形模塊
模塊主要包括兩路波形輸出,兩路時(shí)鐘輸入(DAC工作時(shí)鐘和系統(tǒng)工作時(shí)鐘),主控制器,大容量存儲(chǔ)器,TTL和差分IO信號(hào),高速GXB接口,網(wǎng)口,RS422接口,溫度傳感器等。模塊采用FPGA(EP4SGX180)作為主控制器,系統(tǒng)工作時(shí),F(xiàn)PGA將波形數(shù)據(jù)通過(guò)高速差分接口送給DAC,由DAC產(chǎn)生需要的波形。同時(shí),F(xiàn)LASH(PC28F00AP30EF)和SRAM(CY7C1470V33-167AXI)的讀寫(xiě)、TTL和差分控制信號(hào)的輸入輸出也由FPGA控制。另外FPGA還負(fù)責(zé)解析高速serdes、網(wǎng)口和RS422口的協(xié)議。
1.1 AD9783
模塊波形主要由高速DAC產(chǎn)生,模塊選用的AD9783是一款高性能、高動(dòng)態(tài)范圍、雙通道DAC,具有16bit分辨率,最高工作速度達(dá)到500MHZ。具有多種混頻模式,可以在第一奈奎斯特區(qū)輸出高質(zhì)量的信號(hào),采用適合的混頻模式可以使得信號(hào)在第二奈奎斯特區(qū)輸出。目前主要應(yīng)用在無(wú)線通訊、RF信號(hào)發(fā)生器、任意波形發(fā)生器等領(lǐng)域。
1.2 低噪聲設(shè)計(jì)
激勵(lì)波形模塊使用14 層板設(shè)計(jì),為了減小系統(tǒng)本底噪聲。并在設(shè)計(jì)中采取了多種措施抑制噪聲(1)模塊間低噪聲設(shè)計(jì),地環(huán)路噪聲是影響系統(tǒng)噪聲水平的一個(gè)重要原因,激勵(lì)波形模塊與系統(tǒng)其他各個(gè)模塊之間信號(hào)盡量采用差分線連接,將地環(huán)路噪聲降到最小,特別是數(shù)字對(duì)模擬的影響。(2)激勵(lì)波形模塊低噪聲設(shè)計(jì),主要體現(xiàn)在以下三個(gè)方面:①選擇低噪聲的器件。②采用分離電源設(shè)計(jì),模塊數(shù)字電源和模擬電源分別供入模塊。③分離地處理,同電源設(shè)計(jì)類似,模塊地分為模擬地和數(shù)字地。④信號(hào)隔離,模塊與上位機(jī)主通信口采用光通信方式,不僅通信速度快,同時(shí)上位機(jī)復(fù)雜的電磁環(huán)境對(duì)模塊的影響最小。通過(guò)模塊的調(diào)試和系統(tǒng)的聯(lián)調(diào)表明,以上幾種措施可以有效提高模塊輸出波形信號(hào)的質(zhì)量。
2 FPGA設(shè)計(jì)
模塊選用FPGA作為主控制器,其主要任務(wù)有:(1)負(fù)責(zé)通信:處理光通信口數(shù)據(jù)收發(fā)、網(wǎng)口的數(shù)據(jù)收發(fā)、RS422串口的數(shù)據(jù)收發(fā)。(2)負(fù)責(zé)存儲(chǔ)器讀寫(xiě):FLASH、SRAM的讀寫(xiě)控制。(3)負(fù)責(zé)波形數(shù)據(jù)的產(chǎn)生和處理。(4)負(fù)責(zé)AD9783的配置、將波形數(shù)據(jù)并通過(guò)高速LVDS送給AD9783產(chǎn)生模擬波形。(5)負(fù)責(zé)溫度傳感器的讀取。(6)根據(jù)外送的電時(shí)序或高速光通信口解析出來(lái)的光時(shí)序,產(chǎn)生變頻、濾波器、功放等模塊的門(mén)套TTL控制信號(hào)等。
針對(duì)不同的干擾目標(biāo)、不同的工作環(huán)境,需要有不同的激勵(lì)波形,激勵(lì)波形有兩種產(chǎn)生方法:(1)上位機(jī)通過(guò)通信口發(fā)送指令,產(chǎn)生特定的波形(線性調(diào)頻信號(hào),點(diǎn)頻,BPSK等等),或者是上位機(jī)的信號(hào)處理模塊通過(guò)特定的算法仿真出來(lái)的激勵(lì)波形數(shù)據(jù),之后通過(guò)高速光通信口直接送給激勵(lì)模塊,激勵(lì)模塊FPGA只做協(xié)議解析和數(shù)據(jù)拼接,按照一定的時(shí)序送給DAC產(chǎn)生模擬波形。這種方式的優(yōu)點(diǎn)是系統(tǒng)可以根據(jù)工作環(huán)境設(shè)置不同的參數(shù),信號(hào)處理板根據(jù)這些參數(shù),靈活、實(shí)時(shí)產(chǎn)生激勵(lì)波形,從而達(dá)到最優(yōu)的無(wú)線管制效果,但是,系統(tǒng)必須配置較復(fù)雜的信號(hào)處理板,成本較高,另外這種方式需要通過(guò)高速的光通信口傳輸數(shù)據(jù),系統(tǒng)架構(gòu)較復(fù)雜,穩(wěn)定性和可維護(hù)性降低。(2)系統(tǒng)工作時(shí)不再配置信號(hào)處理板,只在首次固化波形時(shí)使用一次。事先將仿真波形存儲(chǔ)在激勵(lì)模塊的非易性FLASH中,系統(tǒng)上電工作時(shí),根據(jù)激勵(lì)模塊上雙排開(kāi)關(guān)的選擇,將需要的波形數(shù)據(jù)從FLASH中讀出,寫(xiě)入可以高速讀取的SRAM中,之后按照一定的時(shí)序?qū)⒉ㄐ螐腟RAM讀出,在經(jīng)過(guò)內(nèi)插濾波處理后生成高速波形數(shù)據(jù),送給DAC。從SRAM讀出的波形為基帶波形,所以在基帶波形進(jìn)入FPGA后,還必須經(jīng)過(guò)內(nèi)插濾波器的處理。這種方法,系統(tǒng)工作時(shí),不需要信號(hào)處理板,也不需要高速光通信口,系統(tǒng)架構(gòu)簡(jiǎn)單,成本較低,可靠性較高。
3 測(cè)試
對(duì)激勵(lì)模塊進(jìn)行了功能測(cè)試、性能測(cè)試以及各種環(huán)境試驗(yàn)。功能測(cè)試主要檢驗(yàn)系統(tǒng)工作是否正常,穩(wěn)定,包括軟件和硬件以及二者交互。性能測(cè)試主要考察激勵(lì)模塊輸出波形的質(zhì)量,測(cè)試結(jié)果表明激勵(lì)模塊各項(xiàng)性能指標(biāo)滿足設(shè)計(jì)要求。
4 結(jié)語(yǔ)
根據(jù)無(wú)線通訊管制設(shè)備對(duì)激勵(lì)波形的要求,設(shè)計(jì)并實(shí)現(xiàn)了通用激勵(lì)波形模塊。通過(guò)對(duì)激勵(lì)波形模塊配置高速DAC、大容量FLASH、SRAM存儲(chǔ)器、大密度FPGA、多種通信接口等等,使得模塊的功能性和通用性較強(qiáng)。另外多種噪聲抑制措施的采用,使得模塊的本底噪聲較低,干擾較小,激勵(lì)波形質(zhì)量較高。另外,提供二種波形產(chǎn)生辦法,用戶可根據(jù)自身的需求,選擇具體的配置。
參考文獻(xiàn)
[1]鄧耀華,吳黎明,張力鍇.基于FPGA的雙DDS任意波發(fā)生器設(shè)計(jì)與雜散噪聲抑制方法[J].儀器儀表學(xué)報(bào),2009,30(11):2255-2261.
[2]鄭裕峰,王永綱.用于IRFPA測(cè)試的高性能數(shù)據(jù)采集系統(tǒng)[J].數(shù)據(jù)采集與處理,2008,23(3):362-366.