FPGA和ARM在線陣CCD信號(hào)采集器當(dāng)中的設(shè)計(jì)使用

鄭靜雅

摘要：本文針對(duì)線陣CCD信號(hào)采集器提出了基于FPGA和ARM的設(shè)計(jì)方法，選用了S3C2440和XC3S500E芯片進(jìn)行了信號(hào)采集器的硬件電路的設(shè)計(jì)，采用了VHDL和C編程語(yǔ)言進(jìn)行軟件設(shè)計(jì)，并進(jìn)行相關(guān)的實(shí)驗(yàn)設(shè)計(jì)。設(shè)計(jì)結(jié)果表明，這種信號(hào)采集器能夠完成CCD信號(hào)的采集、存儲(chǔ)、處理等操作，具有信號(hào)質(zhì)量好、人機(jī)交互性優(yōu)良、傳輸速率高等優(yōu)點(diǎn)，具有很好的實(shí)際應(yīng)用價(jià)值。

關(guān)鍵詞：ARM FPGA 信號(hào)采集器

中圖分類號(hào)：TP316.81 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1007-9416（2016）07-0127-01

CCD信號(hào)采集器具有靈敏度高、精度高、視場(chǎng)大等特點(diǎn)被廣泛的應(yīng)用在了監(jiān)測(cè)、非接觸測(cè)量等當(dāng)中。CCD信號(hào)采集器的正常工作需要準(zhǔn)確的脈沖信號(hào)來(lái)驅(qū)動(dòng)，一般傳統(tǒng)的方法采用了分立式和單片機(jī)兩種驅(qū)動(dòng)方式，這兩種方式由比如調(diào)試?yán)щy、驅(qū)動(dòng)頻率低等特點(diǎn)，并不能夠滿足實(shí)際的應(yīng)用需求。并且目前大多數(shù)的線陣CCD信號(hào)采集系統(tǒng)多數(shù)采用了USB接口，不能實(shí)現(xiàn)遠(yuǎn)距離數(shù)據(jù)的傳輸。

1 基于FPGA和ARM的線陣CCD信號(hào)采集器方案設(shè)計(jì)

線陣CCD信號(hào)采集器采用FPGA和ARM設(shè)計(jì)，選用XC3S500E（FPGA）和S3C2440（ARM）這兩款芯片。XC3S500E有10476個(gè)邏輯單元，1164個(gè)可配置的邏輯模塊，73Kb的分布式RAM，360Kb塊RAM，20個(gè)能夠選擇的乘法器等。S3C2440則是一款功耗低、性能高、成本低的微處理器，能夠完成數(shù)據(jù)的精準(zhǔn)傳輸。

基于FPGA和ARM的線陣CCD信號(hào)采集器由線陣CCD，模擬前端處理模塊，電平匹配模塊，ARM處理傳輸模塊，F(xiàn)PGA采集存儲(chǔ)模塊等組成，組成框圖如圖1所示。

FPGA采集存儲(chǔ)模塊為CCD信號(hào)采集器提供脈沖驅(qū)動(dòng)時(shí)序信號(hào)，CCD輸出信號(hào)進(jìn)入模擬前端處理模塊，輸出的數(shù)字信號(hào)按照奇偶幀排練，分別被寫(xiě)入到FPGA的2個(gè)雙口的RAM當(dāng)中去，雙口RAM當(dāng)中的信號(hào)由ARM處理器模塊獲取，通過(guò)網(wǎng)絡(luò)發(fā)送到上位機(jī)當(dāng)中去。

2 CCD信號(hào)采集器電路設(shè)計(jì)

2.1 線陣CCD

本文設(shè)計(jì)的采集器選用了TCD1209線陣CCD，該CCD具有2048個(gè)有效的像素，最高的工作頻率能夠達(dá)到20MHz。CCD需要轉(zhuǎn)移脈沖、相位脈沖、復(fù)位脈沖、鉗位脈沖等脈沖信號(hào)驅(qū)動(dòng)其正常的工作。脈沖信號(hào)由XC3S500E產(chǎn)生，通過(guò)輸入輸出管腳來(lái)提供驅(qū)動(dòng)信號(hào)，這種驅(qū)動(dòng)信號(hào)的提供方式操作簡(jiǎn)單，并且易于調(diào)試。

2.2 電平匹配電路

需要在TCD1209D和FPGA中間加電平匹配信號(hào)，這樣 FPGA的I/O端口能夠提供LVCMOS電平信號(hào)才能夠轉(zhuǎn)變成TCD1209D需要的5V脈沖信號(hào)。本文采用了一款融合亞微米技術(shù)的CMOS反向器74VHCT04A做為電平匹配芯片，該芯片能夠提供6路反向輸出正好能夠滿足CCD當(dāng)中6路驅(qū)動(dòng)信號(hào)的，并且驅(qū)動(dòng)頻率也能夠完全滿足要求。

2.3 前端處理電路設(shè)計(jì)

采用AD9945芯片對(duì)TCD1209D當(dāng)中輸出的模擬圖像信號(hào)進(jìn)行處理，AD9945作為一款應(yīng)用在電荷耦合器件當(dāng)中的模擬信號(hào)處理芯片，采樣頻率達(dá)到40MHz，芯片內(nèi)部主要有低噪聲鉗位電路、可調(diào)增益放大器、采用電路、數(shù)模轉(zhuǎn)換器等組成，通過(guò)AD9945提供的驅(qū)動(dòng)信號(hào)能夠進(jìn)行芯片的配置。

2.4 網(wǎng)絡(luò)接口電路的設(shè)計(jì)

選用DM900作為網(wǎng)絡(luò)接口芯片，該芯片能夠完成信號(hào)的遠(yuǎn)距離傳輸，DM200和S2C2440 ARM處理器的控制總線、地址總線、數(shù)據(jù)總線等相連，同時(shí)和RJ45以太網(wǎng)接口相連。

3 線陣CCD信號(hào)采集器實(shí)驗(yàn)分析

線陣CCD信號(hào)采集器的實(shí)驗(yàn)系統(tǒng)由CCD信號(hào)采集器和上位機(jī)側(cè)視平臺(tái)兩個(gè)部分組成，其中上位機(jī)測(cè)試平臺(tái)又是由VHDL編寫(xiě)的上位機(jī)和Ethereal軟件組成。Ethereal軟件是一款能夠抓取采集器發(fā)送的UDP數(shù)據(jù)包的嗅探軟件，而VHDL編寫(xiě)的上位機(jī)的功能主要是將高低位8位數(shù)字信號(hào)再還原成16位數(shù)據(jù)，Ethereal將抓取到的數(shù)據(jù)導(dǎo)入到上位機(jī)當(dāng)中，從而完成顯示數(shù)據(jù)。

本采集器當(dāng)中的FPGA開(kāi)發(fā)環(huán)境是XILINX ISE 4.1，進(jìn)行實(shí)驗(yàn)驗(yàn)證時(shí)候需要對(duì)TCD1209D需要的每個(gè)脈沖信號(hào)進(jìn)行測(cè)試，為了驗(yàn)證驅(qū)動(dòng)信號(hào)的正確與否，可以通過(guò)測(cè)試TCD1209D的輸出端的信號(hào)，驗(yàn)證提供的脈沖驅(qū)動(dòng)信號(hào)正確。

然后通過(guò)對(duì)線陣CCD信號(hào)采集系統(tǒng)的實(shí)驗(yàn)，驗(yàn)證線陣CCD信號(hào)采集器的工作狀態(tài)時(shí)候正常，遮擋CCD部分，觀察上位機(jī)上的數(shù)據(jù)，數(shù)據(jù)如下圖所示，結(jié)果表明，基于FPGA和ARM的線陣CCD信號(hào)采集器正確的采集、存儲(chǔ)、處理了信號(hào)。

4 結(jié)語(yǔ)

本文基于FPGA和ARM設(shè)計(jì)了線陣CCD信號(hào)采集器，闡述了系統(tǒng)的設(shè)計(jì)體系，分析了電路當(dāng)中的模塊結(jié)構(gòu)，該信號(hào)采集器人機(jī)交互良好并且組網(wǎng)方便快捷，在工業(yè)生產(chǎn)監(jiān)測(cè)當(dāng)中能夠得到廣泛的使用。

參考文獻(xiàn)

[1]陳曦.基于ARM和FPGA的高速便攜式數(shù)據(jù)采集前端的設(shè)計(jì).南京：南京航空航天大學(xué)，2010.

[2]孫鑫明.基于以太網(wǎng)的大型鍛件多路超聲檢測(cè)器的研究.天津：天津工業(yè)大學(xué)，2013.